JPS6134151B2 - - Google Patents
Info
- Publication number
- JPS6134151B2 JPS6134151B2 JP5615680A JP5615680A JPS6134151B2 JP S6134151 B2 JPS6134151 B2 JP S6134151B2 JP 5615680 A JP5615680 A JP 5615680A JP 5615680 A JP5615680 A JP 5615680A JP S6134151 B2 JPS6134151 B2 JP S6134151B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- data
- kanji
- address
- screen buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000872 buffer Substances 0.000 claims description 23
- 238000013500 data storage Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明はCRT（陰極線管）の表示内容を記憶
するための画面バツフアのデータ書込み方式に関
する。
するための画面バツフアのデータ書込み方式に関
する。
一般に、CRTにおいて、ドツトパターンとし
て表示される文字の種類として、比較的サイズが
小さい英数字（アルフアニユーメリツク）と、比
較的サイズが大きい漢字とがある。たとえば、英
数字は８×16ドツトのエリアに表示され、漢字は
16×16ドツトのエリアに表示される。このような
文字パターンを連続して表示する場合には、各文
字間に、通常、１〜３ドツトのスペースを設けて
見易くしてある。
て表示される文字の種類として、比較的サイズが
小さい英数字（アルフアニユーメリツク）と、比
較的サイズが大きい漢字とがある。たとえば、英
数字は８×16ドツトのエリアに表示され、漢字は
16×16ドツトのエリアに表示される。このような
文字パターンを連続して表示する場合には、各文
字間に、通常、１〜３ドツトのスペースを設けて
見易くしてある。
従来、英数字および漢字を連続して表示するた
めに、画面バツフアにおいて、１つの英数字に対
して１つの記憶場所を割当て、これに対し、１つ
の漢字に対して２つの記憶場所を割当てている。
つまり、１つの漢字は２つの英数字として取扱つ
ている。このようにして、画面バツフアにおける
文字パターンの書込みは英数字を基準単位として
構成していた。
めに、画面バツフアにおいて、１つの英数字に対
して１つの記憶場所を割当て、これに対し、１つ
の漢字に対して２つの記憶場所を割当てている。
つまり、１つの漢字は２つの英数字として取扱つ
ている。このようにして、画面バツフアにおける
文字パターンの書込みは英数字を基準単位として
構成していた。
しかしながら、上述の従来方式においては、漢
字が単に英数字の２文字分に相当しているので、
このまま、CRTに表示すると、漢字の中央に１
〜３ビツトのスペースが発生して表示が割れて見
にくくなり、あるいは、これを防止するために英
数字か漢字かに応じてスペースの有無を表わすア
トリビユート情報を記憶するレジスタを設けて表
示制御しなければならないという問題点があつ
た。
字が単に英数字の２文字分に相当しているので、
このまま、CRTに表示すると、漢字の中央に１
〜３ビツトのスペースが発生して表示が割れて見
にくくなり、あるいは、これを防止するために英
数字か漢字かに応じてスペースの有無を表わすア
トリビユート情報を記憶するレジスタを設けて表
示制御しなければならないという問題点があつ
た。
本発明の目的はアトリビユート情報を記憶する
バツフアレジスタを設けることなく漢字などのよ
うに評示サイズの大きい文字パターンが中央で割
れることをなくし、もつて前述の従来方式におけ
る問題点を解決することにある。
バツフアレジスタを設けることなく漢字などのよ
うに評示サイズの大きい文字パターンが中央で割
れることをなくし、もつて前述の従来方式におけ
る問題点を解決することにある。
そのために本発明はｎビツトのアドレス情報に
よつて複数個の記憶場所の１つを指定してCRT
画面の表示内容を記憶するものにおいて、各記憶
場所にデータ格納領域と該データ格納領域をシフ
ト可能せしめるスペース領域とを設け、且つ、ｎ
ビツトのアドレス情報に更に１ビツト付加してア
ドレス情報とし、このアドレス情報の付加したビ
ツトの値に応じて記憶場所の前記データ格納領域
シフト方向を異ならせたことを特徴とするもので
ある。
よつて複数個の記憶場所の１つを指定してCRT
画面の表示内容を記憶するものにおいて、各記憶
場所にデータ格納領域と該データ格納領域をシフ
ト可能せしめるスペース領域とを設け、且つ、ｎ
ビツトのアドレス情報に更に１ビツト付加してア
ドレス情報とし、このアドレス情報の付加したビ
ツトの値に応じて記憶場所の前記データ格納領域
シフト方向を異ならせたことを特徴とするもので
ある。
以下、図面により本発明を説明する。
第１図Ａおよび第２図ＢはCRTに表示される
文字ドツトパターンの例を示す図である。第１図
Ａにおいて、英数字たとえば「Ａ」は８×16ドツ
トのエリアに表示され、漢字たとえば「書」は16
×16ドツトのエリアに表示されている。各文字間
は見易するために、２ドツトのスペースが設けら
れているが、漢字もまた、中央部において２ドツ
トのスペースが設けられている。すなわち、これ
は、前述の従来方式で説明したように、漢字を単
に英数字の２文字分に相当させた場合には、漢字
の中央部においてもスペースが発生し、表示が見
にくくなる。他方、第１図Ｂにおいては、漢字の
中央部においてスペースの発生がなくしたものを
示してあり、従来、このような表示を得るために
は、英数字か漢字かに応じてスペースを挿入を表
わすアトリビユート情報を記憶するレジスタを設
けていた。本発明においては、第１図Ｂに示すよ
うな表示を、上述のアトリビユート情報を記憶す
るレジスタを設けずに、達成している。
文字ドツトパターンの例を示す図である。第１図
Ａにおいて、英数字たとえば「Ａ」は８×16ドツ
トのエリアに表示され、漢字たとえば「書」は16
×16ドツトのエリアに表示されている。各文字間
は見易するために、２ドツトのスペースが設けら
れているが、漢字もまた、中央部において２ドツ
トのスペースが設けられている。すなわち、これ
は、前述の従来方式で説明したように、漢字を単
に英数字の２文字分に相当させた場合には、漢字
の中央部においてもスペースが発生し、表示が見
にくくなる。他方、第１図Ｂにおいては、漢字の
中央部においてスペースの発生がなくしたものを
示してあり、従来、このような表示を得るために
は、英数字か漢字かに応じてスペースを挿入を表
わすアトリビユート情報を記憶するレジスタを設
けていた。本発明においては、第１図Ｂに示すよ
うな表示を、上述のアトリビユート情報を記憶す
るレジスタを設けずに、達成している。
第２図は本発明の方式を説明するための画面バ
ツフアのアドレス割当てを示す図である。第２図
においては、説明を簡略化するために、英数字を
１×８ドツトとし、漢字を１×16ドツトとしてあ
る。画面バツフアの各記憶場所Ａ１，Ａ２，…
（第２図においては、各記憶場所は９ビツト構成
であつて、８ビツトがデータ格納領域、１ビツト
がスペース領域である）には、アドレス情報を発
生するMPUから見た場合、２つのアドレスが設
定されている。第２図においてMPUからのアド
レス情報が0000の場合（以下アドレスが“0000”
（＝０）とする）、“0010”（＝２）、…のように偶
数値の場合に、データの最下位ビツトの隣りにス
ペースデータ“SP”が付加され、これに対し、
アドレスが“0001”（＝１），“0011”（＝３），…
のように奇数値の場合に、データの最上位ビツト
の隣りにスペースデータ“SP”が付加される。
言い換えると、アドレスの最下位ビツトが“０”
の場合にデータの最下位ビツトの隣りにスペース
データ“SP”が付加され、これに対し、アドレ
スの最下位ビツトが“１”の場合に、データの最
上位ビツトの隣りにスペースデータ“SP”が付
加される。従つて、たとえばデータＤ１はアドレ
ス“0010”か“0011”かによつてシフト方向が異
なり、データＤ２はアドレス“0100”か“0101”
かによつてシフト方向が異なる。第１図Ｂのよう
な表示を得るには、画面バツフアのアドレス
“0001”を指定して記憶場所Ａ０に英字「Ａ」パ
ターンを書込み、また、アドレス“0011”を指定
して記憶場所にＡ１に英字「Ａ」パターンを書込
み、さらに、アドレス“0101”及び“0110”を指
定して記憶場所Ａ２および記憶場所Ａ３に漢字
「書」パターンを書込む。以下、このような書込
みを行うCRT制御装置について説明する。
ツフアのアドレス割当てを示す図である。第２図
においては、説明を簡略化するために、英数字を
１×８ドツトとし、漢字を１×16ドツトとしてあ
る。画面バツフアの各記憶場所Ａ１，Ａ２，…
（第２図においては、各記憶場所は９ビツト構成
であつて、８ビツトがデータ格納領域、１ビツト
がスペース領域である）には、アドレス情報を発
生するMPUから見た場合、２つのアドレスが設
定されている。第２図においてMPUからのアド
レス情報が0000の場合（以下アドレスが“0000”
（＝０）とする）、“0010”（＝２）、…のように偶
数値の場合に、データの最下位ビツトの隣りにス
ペースデータ“SP”が付加され、これに対し、
アドレスが“0001”（＝１），“0011”（＝３），…
のように奇数値の場合に、データの最上位ビツト
の隣りにスペースデータ“SP”が付加される。
言い換えると、アドレスの最下位ビツトが“０”
の場合にデータの最下位ビツトの隣りにスペース
データ“SP”が付加され、これに対し、アドレ
スの最下位ビツトが“１”の場合に、データの最
上位ビツトの隣りにスペースデータ“SP”が付
加される。従つて、たとえばデータＤ１はアドレ
ス“0010”か“0011”かによつてシフト方向が異
なり、データＤ２はアドレス“0100”か“0101”
かによつてシフト方向が異なる。第１図Ｂのよう
な表示を得るには、画面バツフアのアドレス
“0001”を指定して記憶場所Ａ０に英字「Ａ」パ
ターンを書込み、また、アドレス“0011”を指定
して記憶場所にＡ１に英字「Ａ」パターンを書込
み、さらに、アドレス“0101”及び“0110”を指
定して記憶場所Ａ２および記憶場所Ａ３に漢字
「書」パターンを書込む。以下、このような書込
みを行うCRT制御装置について説明する。
第３図は本発明の一実施例としてのCRT制御
装置のブロツク回路図である。第３図において、
画面バツフア１はマルチプレクサ２を例えば３ビ
ツト構成のアドレス情報を受信し、マルチプレク
サ３を介して書込みデータを受信する。マルチプ
レクサ２はMPU（図示せず）の４ビツトよりな
るアドレスバスＡ・Ｂのうち上位３ビツトで表現
されるアドレス情報あるいはリフレツシユカウン
タ４からの３ビツトのアドレス情報のいずれかの
アドレス情報を選択して画面バツフア１に転送す
る。画面バツフア１から読出されたデータは
MPUのデータバスＤ・Ｂおよび並直列変換部５
に転送され、さらに、並直列変換部５の出力は表
示制御部６に転送され、CRT７に画面バツフア
１の内容が表示されることになる。
装置のブロツク回路図である。第３図において、
画面バツフア１はマルチプレクサ２を例えば３ビ
ツト構成のアドレス情報を受信し、マルチプレク
サ３を介して書込みデータを受信する。マルチプ
レクサ２はMPU（図示せず）の４ビツトよりな
るアドレスバスＡ・Ｂのうち上位３ビツトで表現
されるアドレス情報あるいはリフレツシユカウン
タ４からの３ビツトのアドレス情報のいずれかの
アドレス情報を選択して画面バツフア１に転送す
る。画面バツフア１から読出されたデータは
MPUのデータバスＤ・Ｂおよび並直列変換部５
に転送され、さらに、並直列変換部５の出力は表
示制御部６に転送され、CRT７に画面バツフア
１の内容が表示されることになる。
画面バツフア１にデータ書込みを行う場合に
は、マルチプレクサ２はMPU（図示せず）のア
ドレスバスＡ・Ｂからの４ビツトのアドレス信号
のうち上位の３ビツトよりなるアドレス情報を画
面バツフア１に印加する。他方、MPUからの４
ビツトのうち最下位の１ビツトA0はマルチプレ
クサに供給され、このマルチプレクサを制御す
る。すなわち、MPUのデータバスの８ビツトの
データ信号は１ビツトのスペース信号と共に画面
バツフア１に印加されるが、その際、スペース信
号は、MPUのアドレス信号の最下位ビツトの値
“０”あるいは“１”に応じて、データ信号の最
上位ビツトあるいは最下位ビツトの隣りに付加さ
れる。従つて、MPUは前の書込みデータが英数
字か漢字かに応じて且つ次の書込みデータが英数
字か漢字かを判別して、アドレス信号の値を決定
する。たとえば、英数字の場合には、各記憶場所
に対して右側にシフトするように書込み、漢字の
場合には、各記憶場所に記憶されるデータが互い
に接するように反対方向にシフトされて書込れ
る。この結果、画面バツフア１に書込まれたデー
タを読出すと、漢字の中央部にスペースが発生す
ることなく、且つ、各文字間にはスペースが保持
される。
は、マルチプレクサ２はMPU（図示せず）のア
ドレスバスＡ・Ｂからの４ビツトのアドレス信号
のうち上位の３ビツトよりなるアドレス情報を画
面バツフア１に印加する。他方、MPUからの４
ビツトのうち最下位の１ビツトA0はマルチプレ
クサに供給され、このマルチプレクサを制御す
る。すなわち、MPUのデータバスの８ビツトの
データ信号は１ビツトのスペース信号と共に画面
バツフア１に印加されるが、その際、スペース信
号は、MPUのアドレス信号の最下位ビツトの値
“０”あるいは“１”に応じて、データ信号の最
上位ビツトあるいは最下位ビツトの隣りに付加さ
れる。従つて、MPUは前の書込みデータが英数
字か漢字かに応じて且つ次の書込みデータが英数
字か漢字かを判別して、アドレス信号の値を決定
する。たとえば、英数字の場合には、各記憶場所
に対して右側にシフトするように書込み、漢字の
場合には、各記憶場所に記憶されるデータが互い
に接するように反対方向にシフトされて書込れ
る。この結果、画面バツフア１に書込まれたデー
タを読出すと、漢字の中央部にスペースが発生す
ることなく、且つ、各文字間にはスペースが保持
される。
第４図は第３図のマルチプレクサ３の回路図で
ある。第４図において、MPUからのアドレス信
号の最下位ビツトA0が“１”の場合には、９個
のスイツチS0，S1，…，S8は、図中、上側に傾倒
する。これにより、MPUの８ビツトのデータ
D0，D1，…，D7は９ビツトのデータ“SP”，
D0，…，D7として両面バツフア１に印加され
る。他方、MPUのアドレス信号の最下位ビツト
A0が“０”の場合には、９個のスイツチS0，
S1，…，S8は、図中、下側に傾倒する。これによ
り、MPUの８ビツトのデータD0，D1，…，D7は
９ビツトのデータD0，D1，…，“SP”として画面
バツフア１に印加される。このように、マルチプ
レクサ３はMPUのアドレス信号の最下位ビツト
A0に応じてデータのシフト方向を異ならせる。
すなわち、画面バツフア１の１記憶場所（たとえ
ば９ビツト×16）において、データ格納領域（８
ビツト×16）がアドレス信号の最下位ビツトA0
に応じてシフトされる。この場合、残りの領域
（１ビツト×16）はスペース領域である。
ある。第４図において、MPUからのアドレス信
号の最下位ビツトA0が“１”の場合には、９個
のスイツチS0，S1，…，S8は、図中、上側に傾倒
する。これにより、MPUの８ビツトのデータ
D0，D1，…，D7は９ビツトのデータ“SP”，
D0，…，D7として両面バツフア１に印加され
る。他方、MPUのアドレス信号の最下位ビツト
A0が“０”の場合には、９個のスイツチS0，
S1，…，S8は、図中、下側に傾倒する。これによ
り、MPUの８ビツトのデータD0，D1，…，D7は
９ビツトのデータD0，D1，…，“SP”として画面
バツフア１に印加される。このように、マルチプ
レクサ３はMPUのアドレス信号の最下位ビツト
A0に応じてデータのシフト方向を異ならせる。
すなわち、画面バツフア１の１記憶場所（たとえ
ば９ビツト×16）において、データ格納領域（８
ビツト×16）がアドレス信号の最下位ビツトA0
に応じてシフトされる。この場合、残りの領域
（１ビツト×16）はスペース領域である。
以上説明したように本発明によれば、スペース
の有無を表わすアトリビユート情報用のレジスタ
を設けることなく、漢字等の表示サイズの大きい
文字パターンが割れることを防止することがで
き、前述の従来方式における問題点の解決に役立
つものである。
の有無を表わすアトリビユート情報用のレジスタ
を設けることなく、漢字等の表示サイズの大きい
文字パターンが割れることを防止することがで
き、前述の従来方式における問題点の解決に役立
つものである。
第１図Ａおよび第１図ＢはCRTに表示される
文字ドツトパターンの例を示す図、第２図は本発
明の方式を説明するための画面バツフアのアドレ
ス割当てを示す図、第３図は本発明の一実施例と
してのCRT制御装置のブロツク回路図、第４図
は第３図のマルチプレクサ３の回路図である。 １：画面バツフア、２，３：マルチプレクサ、
４：リフレツシユカウンタ、５：並直列変換部、
６：表示制御部、７：CRT、Ａ・Ｂ：MPUのア
ドレスバス、Ｄ・Ｂ：MPUのデータバス。
文字ドツトパターンの例を示す図、第２図は本発
明の方式を説明するための画面バツフアのアドレ
ス割当てを示す図、第３図は本発明の一実施例と
してのCRT制御装置のブロツク回路図、第４図
は第３図のマルチプレクサ３の回路図である。 １：画面バツフア、２，３：マルチプレクサ、
４：リフレツシユカウンタ、５：並直列変換部、
６：表示制御部、７：CRT、Ａ・Ｂ：MPUのア
ドレスバス、Ｄ・Ｂ：MPUのデータバス。
Claims (1)
- １ ｎビツトのアドレス情報によつて複数個の記
憶場所の１つを指定してCRT画面の表示内容を
記憶する画面バツフアにおいて、該画面バツフア
の各記憶場所にデータ格納領域と該データ格納領
域をシフト可能せしめるスペース領域とを設け、
且つ、ｎビツトのアドレス情報に更に１ビツド付
加してアドレス情報とし、このアドレス情報の付
加したビツトの値に応じて記憶場所の前記データ
格納領域シフト方向を異ならせたことを特徴とす
る画面バツフアのデータ書込み方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5615680A JPS56153365A (en) | 1980-04-30 | 1980-04-30 | Screen buffer data writing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5615680A JPS56153365A (en) | 1980-04-30 | 1980-04-30 | Screen buffer data writing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56153365A JPS56153365A (en) | 1981-11-27 |
| JPS6134151B2 true JPS6134151B2 (ja) | 1986-08-06 |
Family
ID=13019222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5615680A Granted JPS56153365A (en) | 1980-04-30 | 1980-04-30 | Screen buffer data writing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56153365A (ja) |
-
1980
- 1980-04-30 JP JP5615680A patent/JPS56153365A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56153365A (en) | 1981-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4278973A (en) | Video display terminal with partitioned screen | |
| KR970011222B1 (ko) | 비데오 랜덤 액세스 메모리(vram) 액서스 회로 및 방법 | |
| US3921164A (en) | Character generator for a high resolution dot matrix display | |
| JPS6049391A (ja) | ラスタ走査表示システム | |
| US4201983A (en) | Addressing circuitry for a vertical scan dot matrix display apparatus | |
| US4445115A (en) | Display control unit having means for symbolic representation of graphical symbols | |
| EP0106201B1 (en) | Display control circuit for reading display data from a video ram constituted by a dynamic ram, thereby refreshing memory cells of the video ram | |
| EP0140555B1 (en) | Apparatus for displaying images defined by a plurality of lines of data | |
| JPS6134151B2 (ja) | ||
| JPS61282886A (ja) | 情報処理装置 | |
| JPS597115B2 (ja) | アドレス作成方法 | |
| JPH071425B2 (ja) | ラスタ走査表示システム | |
| JPS61254986A (ja) | 文字・グラフイツク表示装置 | |
| JP2846357B2 (ja) | フォントメモリ装置 | |
| JPS58129473A (ja) | メモリ制御方式 | |
| KR880001082B1 (ko) | 저급 crtc의 리셋트 기능을 이용한 로우 테이블 어드레싱 방법 | |
| JPS62254185A (ja) | 図形表示装置 | |
| JPS59197083A (ja) | Ｃｒｔ表示装置 | |
| JPH04277821A (ja) | 文字表示装置 | |
| JPS61273584A (ja) | 表示装置 | |
| JPS62145280A (ja) | ビツトマツプデイスプレイにおける表示修飾制御方式 | |
| JPS5967584A (ja) | 文字表示装置 | |
| JPS6247098A (ja) | 表示装置 | |
| JPS61188583A (ja) | フレ−ムメモリのアクセス装置 | |
| JPS60209778A (ja) | マトリクス型表示装置 |