JPS6133078A - 輪郭補正回路 - Google Patents
輪郭補正回路Info
- Publication number
- JPS6133078A JPS6133078A JP15401384A JP15401384A JPS6133078A JP S6133078 A JPS6133078 A JP S6133078A JP 15401384 A JP15401384 A JP 15401384A JP 15401384 A JP15401384 A JP 15401384A JP S6133078 A JPS6133078 A JP S6133078A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- frequency
- circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は例えばカラーテレビジョン受像機の映像信号処
理回路にｄ−３４プる映像信号の輪郭補正回路に関する
。
理回路にｄ−３４プる映像信号の輪郭補正回路に関する
。
［発明の技術的背景］
例えばカラーテレビジョン受像機の映像信号処理回路で
は、増幅段数や付加回路などが多いため配線による分布
容量も増加Ｊる。このため、映像信号の高域成分が失な
われ、画質の解像度が低下する。輪郭補正回路はこれを
補償Ｊるための回路である。
は、増幅段数や付加回路などが多いため配線による分布
容量も増加Ｊる。このため、映像信号の高域成分が失な
われ、画質の解像度が低下する。輪郭補正回路はこれを
補償Ｊるための回路である。
従来、映像信号の伝送帯域が有限である系、例えばカラ
ーテレビジョン放送系においては第４図に示すような輪
郭補正回路が用いられている。第４図において、符号２
１は映像信号の入力端子で、入力される映像信号は二次
微分回路２２を通し１＝二次微分出力ど」上に加棹器２
３にて加算されて出力端子２４より出力される。第４図
のａ、ｂ、ｃ点にお（）る信号波形を第５図に示す。第
５図では縦軸を信号レベル（振幅）にとり横軸を時間に
とって各点の信号波形を示している。ｔｒは振幅の１０
％から９０％まで立上りに要する時間を示している。ａ
点におりる入力信号にｂ点の二次微分出力を加算するこ
とににって、０点には映像信号のエツジ部の立上り時間
ｔｒを短くした波形が１ｑられ、見掛（づ上の周波数帯
域を広くしている。
ーテレビジョン放送系においては第４図に示すような輪
郭補正回路が用いられている。第４図において、符号２
１は映像信号の入力端子で、入力される映像信号は二次
微分回路２２を通し１＝二次微分出力ど」上に加棹器２
３にて加算されて出力端子２４より出力される。第４図
のａ、ｂ、ｃ点にお（）る信号波形を第５図に示す。第
５図では縦軸を信号レベル（振幅）にとり横軸を時間に
とって各点の信号波形を示している。ｔｒは振幅の１０
％から９０％まで立上りに要する時間を示している。ａ
点におりる入力信号にｂ点の二次微分出力を加算するこ
とににって、０点には映像信号のエツジ部の立上り時間
ｔｒを短くした波形が１ｑられ、見掛（づ上の周波数帯
域を広くしている。
［費用技術の問題点］
ところで、従来の輪郭補正回路では、映像信号のエツジ
部の立上り時間を容易に短くすることができるが、エツ
ジ部の前後にブリシコート及びオーバーシコー１〜がイ
・１加されるために、過度の補正がなされると再生され
る映像に白、黒のふら取りができかえって児７１１シい
状態を生じるという問題があった。
部の立上り時間を容易に短くすることができるが、エツ
ジ部の前後にブリシコート及びオーバーシコー１〜がイ
・１加されるために、過度の補正がなされると再生され
る映像に白、黒のふら取りができかえって児７１１シい
状態を生じるという問題があった。
「発明の］］的］
本発明の目的は上述した点にかんがみ、映像信号のエツ
ジ部にプリシー〕−−トやオーパージ］−１・を付加で
ることなく、その立上り時間のみ短縮づ“ることを可能
としく即ち見１１）り上の伝送帯域の拡張を可能とし）
、画質を向上させることができる輪郭補正回路を提供す
ることにある。
ジ部にプリシー〕−−トやオーパージ］−１・を付加で
ることなく、その立上り時間のみ短縮づ“ることを可能
としく即ち見１１）り上の伝送帯域の拡張を可能とし）
、画質を向上させることができる輪郭補正回路を提供す
ることにある。
［発明の概要］
本発明は、映像信号をサンプリングして１水平期間ごと
に書き込み一定周波数で交Ｈに読み出す手段を、２つの
遅延素子を用いて構成し、映像信号を二次微分し、その
出力を入力電圧に対する周波数特性がリニアである周波
数変調手段を用いて周波数変調し、その変調信号を前記
遅延素子の書込み用クロックとして使用することによっ
て、２つの遅延素子から立上り時間の短縮された映像信
号を得るようにするものであ。書込み用クロック及び一
定周波数の読出し田川クロックを１水平期間ごとに切り
換えて２つの遅延素子に供給しこれらの素子を制御する
ための手段を必要とする。
に書き込み一定周波数で交Ｈに読み出す手段を、２つの
遅延素子を用いて構成し、映像信号を二次微分し、その
出力を入力電圧に対する周波数特性がリニアである周波
数変調手段を用いて周波数変調し、その変調信号を前記
遅延素子の書込み用クロックとして使用することによっ
て、２つの遅延素子から立上り時間の短縮された映像信
号を得るようにするものであ。書込み用クロック及び一
定周波数の読出し田川クロックを１水平期間ごとに切り
換えて２つの遅延素子に供給しこれらの素子を制御する
ための手段を必要とする。
［発明の実施例］
以下、図面に基づいて本発明の詳細な説明する。
第１図は本発明に係る輪郭補正回路のブロック図である
。この図において、映像信号の入力端子１は遅延素子２
及び遅延素子３に接続されている。
。この図において、映像信号の入力端子１は遅延素子２
及び遅延素子３に接続されている。
遅延素子２．３はＣＣＯ＜電荷結合デバイス）で構成さ
れ、その遅延時間は１水平期間（以下１Ｈという）に等
しくされている。そして、遅延素子２．３の出力端は夫
々スイッチ回路４の入力点４ａ、４ｂに接続し、切換パ
ルス発生回路５からの切換パルスににつてシ延素子２，
３出力を切り換えて出力点４Ｃより出力し、出力端子６
から取り出すようにしている。なお、切換パルスの周期
は２Ｈであり、そのハイ（旧ｏｈ）レベル及びロー（Ｌ
ｏｗ）レベルの期間に応じて１日ごとに切換えが行われ
るようになっている。この場合、上記上記遅延素子２．
３は次に説明する駆動回路にＪ：って駆動される。駆動
回路は、二次微分回路７１周波数変調回路８．クロック
発生回路９．スイッチ回路１０及び１１にて構成されて
いる。二次微分回路７は上記入力端子１に接続しその二
次微分出力をクロック発生回路９からのクロック信８と
共に周波数変調回路８へ入力するようになっている。
れ、その遅延時間は１水平期間（以下１Ｈという）に等
しくされている。そして、遅延素子２．３の出力端は夫
々スイッチ回路４の入力点４ａ、４ｂに接続し、切換パ
ルス発生回路５からの切換パルスににつてシ延素子２，
３出力を切り換えて出力点４Ｃより出力し、出力端子６
から取り出すようにしている。なお、切換パルスの周期
は２Ｈであり、そのハイ（旧ｏｈ）レベル及びロー（Ｌ
ｏｗ）レベルの期間に応じて１日ごとに切換えが行われ
るようになっている。この場合、上記上記遅延素子２．
３は次に説明する駆動回路にＪ：って駆動される。駆動
回路は、二次微分回路７１周波数変調回路８．クロック
発生回路９．スイッチ回路１０及び１１にて構成されて
いる。二次微分回路７は上記入力端子１に接続しその二
次微分出力をクロック発生回路９からのクロック信８と
共に周波数変調回路８へ入力するようになっている。
周波数変調回路８は第２図（ａ）に示すにうに入力電圧
対出力周波数の関係が直線的な特性を有しており、入力
電圧に比例した周波数の信号を出力可能としている。例
えば、同図（ｂ）に示すような入力信号電圧に対しては
同図（Ｃ）に示すような周波数変調された信号出力が得
られるにうにな、っている。但し、この図では正弦波を
周波数変調した場合について示している。そして、周波
数変調回路８の出力端はスイッチ回路１０．１１の各入
力点１０ａ、１１ａに接続し、クロック発生回路９の出
力端はスイッチ回路１０．１１の各入力点１０ｂ、１１
ｂに接続している。スイッチ回路１０．１１の各出力点
１０ｃ、１１ｃは夫々涯延素子３，２の駆動入力端に接
続している。又、スイッチ回路１０．１１は上記切換パ
ルス発生回路−〇 − ５からの切換パルス（切換周期が１Ｈのパルス）によっ
て切換可能となっている。上記スイッチ回路４．１０．
１１は例えば切換パルス出力がハイレベルのとぎは夫々
入力点４．ａ、 １０ａ、 １ ｌ ｂ側に切り換えら
れ、【］−レベルのときは夫々入力点４ｂ、１０ｂ、１
１ａ側に切り換えられるように構成されている。図示の
状態は、切換パルスがローレベルの状態を示している。
対出力周波数の関係が直線的な特性を有しており、入力
電圧に比例した周波数の信号を出力可能としている。例
えば、同図（ｂ）に示すような入力信号電圧に対しては
同図（Ｃ）に示すような周波数変調された信号出力が得
られるにうにな、っている。但し、この図では正弦波を
周波数変調した場合について示している。そして、周波
数変調回路８の出力端はスイッチ回路１０．１１の各入
力点１０ａ、１１ａに接続し、クロック発生回路９の出
力端はスイッチ回路１０．１１の各入力点１０ｂ、１１
ｂに接続している。スイッチ回路１０．１１の各出力点
１０ｃ、１１ｃは夫々涯延素子３，２の駆動入力端に接
続している。又、スイッチ回路１０．１１は上記切換パ
ルス発生回路−〇 − ５からの切換パルス（切換周期が１Ｈのパルス）によっ
て切換可能となっている。上記スイッチ回路４．１０．
１１は例えば切換パルス出力がハイレベルのとぎは夫々
入力点４．ａ、 １０ａ、 １ ｌ ｂ側に切り換えら
れ、【］−レベルのときは夫々入力点４ｂ、１０ｂ、１
１ａ側に切り換えられるように構成されている。図示の
状態は、切換パルスがローレベルの状態を示している。
次に１．Ｊ二記回路の動作を第３図を参照しながら説明
する。なお、第３図Ａ〜Ｆは第１図の回路各部に付した
Δ〜Ｅ点に対応している。入力端子１に第３図Δに示す
ような映像信号が入力された場合、二次微分回路７の出
力端には同図Ｂに示すような二次微分出力が得られる。
する。なお、第３図Ａ〜Ｆは第１図の回路各部に付した
Δ〜Ｅ点に対応している。入力端子１に第３図Δに示す
ような映像信号が入力された場合、二次微分回路７の出
力端には同図Ｂに示すような二次微分出力が得られる。
クロック発生回路９は同図Ｃに示すようなりロック信号
を出力している。そして、周波数変調回路８はこのクロ
ック信号を前記二次微分出力にて周波数変調して同図耐 りに示すような変調信号を出力する。耐して、切換パル
ス発生回路５よりローレベルの切換パルスが出力されて
スイッチ回路４．１０．１１が第１図に図示した状態に
あるとき、遅延素子２にはＡに示した映像信号がＤに示
した変調信号にてサンプリングされて書き込まれる。そ
して、次の１１」期間には、切換パルスのレベルが反転
してハイレベルとなりスイッチ回路４，１０．１１は４
ａ。
を出力している。そして、周波数変調回路８はこのクロ
ック信号を前記二次微分出力にて周波数変調して同図耐 りに示すような変調信号を出力する。耐して、切換パル
ス発生回路５よりローレベルの切換パルスが出力されて
スイッチ回路４．１０．１１が第１図に図示した状態に
あるとき、遅延素子２にはＡに示した映像信号がＤに示
した変調信号にてサンプリングされて書き込まれる。そ
して、次の１１」期間には、切換パルスのレベルが反転
してハイレベルとなりスイッチ回路４，１０．１１は４
ａ。
１０ａ、１１ｂ側に切り換えられ、遅延索子２はＣに示
したクロック信号にて駆動されることになる。このとき
、遅延索子２に蓄積されたサンプリング信号は一定のク
ロック周波数で読み出され、出力端子６には同図Ｅに示
すような信号（映像信号）が出力されることになる。一
方、この期間、遅延索子３では前の１Ｈ区間における遅
延索子２の動作と同様に入力信号（Ａに示す信号に対応
）の二次微分出力（Ｂに示す信号に対応）で周波数変調
されたクロック信号（Ｄに示す信号に対応）を用いて入
力信号がサンプリングされて書き込まれていて、さらに
次の１１１区間では一定のクロック信号（Ｃに示寸信号
に対応）の周波数で読み出される。つまり、遅延素子２
及び３は１Ｈごとに書込み及び読出しを交互に行うよう
にｍｉｌ制御される。
したクロック信号にて駆動されることになる。このとき
、遅延索子２に蓄積されたサンプリング信号は一定のク
ロック周波数で読み出され、出力端子６には同図Ｅに示
すような信号（映像信号）が出力されることになる。一
方、この期間、遅延索子３では前の１Ｈ区間における遅
延索子２の動作と同様に入力信号（Ａに示す信号に対応
）の二次微分出力（Ｂに示す信号に対応）で周波数変調
されたクロック信号（Ｄに示す信号に対応）を用いて入
力信号がサンプリングされて書き込まれていて、さらに
次の１１１区間では一定のクロック信号（Ｃに示寸信号
に対応）の周波数で読み出される。つまり、遅延素子２
及び３は１Ｈごとに書込み及び読出しを交互に行うよう
にｍｉｌ制御される。
第３図Ｅに示したλ出力信号波形について見ると、その
エツジ部の立上り時間ｔｒ （振幅の１０％から９０
％まで増加するに要する時間）は同図Ａに示した立上り
時間ｔｒに比して短縮されている。
エツジ部の立上り時間ｔｒ （振幅の１０％から９０
％まで増加するに要する時間）は同図Ａに示した立上り
時間ｔｒに比して短縮されている。
なお、上記実施例に示した周波数変調回路８に代え、第
２図に示したと同様な特性を有する電圧制御形発振器を
使用することも可能である。この場合は、二次微分回路
７出力を入力として得られた発振出力をそのまま遅延素
子２，３の書込用クロックとして使用し、クロック発生
回路９から出力される一定周波数のクロック信号は読出
し用のみに使用すればよい。
２図に示したと同様な特性を有する電圧制御形発振器を
使用することも可能である。この場合は、二次微分回路
７出力を入力として得られた発振出力をそのまま遅延素
子２，３の書込用クロックとして使用し、クロック発生
回路９から出力される一定周波数のクロック信号は読出
し用のみに使用すればよい。
［発明の効果］
以上述べたように本発明によれば、映像信号のエツジ部
にブリシコートやオーパージコートがつくことなくエツ
ジ部の立上り時間を短縮でき、再生される画質の釘鋭度
を上げることが可能となる。
にブリシコートやオーパージコートがつくことなくエツ
ジ部の立上り時間を短縮でき、再生される画質の釘鋭度
を上げることが可能となる。
第１図は本考案に係る輪郭補正回路の一実施例を示すブ
ロック図、第２図は第１図の周波数変調回路の特性を説
明する説明図、第３図は第１図の回路動作を説明する波
形図、第４図は従来の輪郭補正回路を示すブロック図、
第５図は第４図の回路動作を説明する波形図である。 １・・・入力端子、２．３・・・遅延素子、４．１０゜
１１・・・スイッチ回路、５・・・切換パルス発生回路
、６・・・出力端子、７・・・二次微分回路、８・・・
周波数変調回路、９・・・クロック発生回路。
ロック図、第２図は第１図の周波数変調回路の特性を説
明する説明図、第３図は第１図の回路動作を説明する波
形図、第４図は従来の輪郭補正回路を示すブロック図、
第５図は第４図の回路動作を説明する波形図である。 １・・・入力端子、２．３・・・遅延素子、４．１０゜
１１・・・スイッチ回路、５・・・切換パルス発生回路
、６・・・出力端子、７・・・二次微分回路、８・・・
周波数変調回路、９・・・クロック発生回路。
Claims (2)
- （１）映像信号を入力し二次微分して出力する二次微分
手段と、入力信号電圧に対する出力信号の周波数特性が
リニアであって、前記二次微分出力を入力しこれに応じ
て周波数変調された発振出力を得るための周波数変調手
段と、この周波数変調出力を書込み用クロックとして用
い、入力される前記映像信号をサンプリングして書き込
み、一水平期間遅延して出力するための第１遅延素子と
、次の水平期間に前記第１の遅延素子と同一の動作をす
る第２の遅延素子と、前記第１、第２の遅延素子に書き
込まれた信号を一定周波数で読み出すためのクロックを
発生する読出し用クロック発生手段と、前記周波数変調
出力及び前記読出し用クロック発生出力を一水平期間ご
とに切り換えて前記第１、第２の遅延素子に供給し、こ
れらの素子の書込み及び読出しのタイミングを制御する
ための切換制御手段とを具備して成る輪郭補正回路。 - （２）前記周波数変調手段は、前記読出し用クロック発
生出力を前記二次微分出力に応じて周波数変調して出力
するように構成されていることを特徴とする特許請求の
範囲第１項に記載の輪郭補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15401384A JPS6133078A (ja) | 1984-07-26 | 1984-07-26 | 輪郭補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15401384A JPS6133078A (ja) | 1984-07-26 | 1984-07-26 | 輪郭補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6133078A true JPS6133078A (ja) | 1986-02-15 |
Family
ID=15574996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15401384A Pending JPS6133078A (ja) | 1984-07-26 | 1984-07-26 | 輪郭補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6133078A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62158972U (ja) * | 1986-03-28 | 1987-10-08 | ||
| JPH03245692A (ja) * | 1990-02-23 | 1991-11-01 | Nec Home Electron Ltd | テレビジョン表示画面の輪郭強調回路 |
| JPH03245691A (ja) * | 1990-02-23 | 1991-11-01 | Nec Home Electron Ltd | 表示画面の輪郭強調回路 |
| JPH03245681A (ja) * | 1990-02-23 | 1991-11-01 | Nec Home Electron Ltd | テレビジョン表示画面の輪郭強調回路 |
| JPH03245680A (ja) * | 1990-02-23 | 1991-11-01 | Nec Home Electron Ltd | テレビジョン表示画面の輪郭強調回路 |
| JPH0678325A (ja) * | 1991-02-01 | 1994-03-18 | Samsung Electron Co Ltd | 信号処理システム |
-
1984
- 1984-07-26 JP JP15401384A patent/JPS6133078A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62158972U (ja) * | 1986-03-28 | 1987-10-08 | ||
| JPH03245692A (ja) * | 1990-02-23 | 1991-11-01 | Nec Home Electron Ltd | テレビジョン表示画面の輪郭強調回路 |
| JPH03245691A (ja) * | 1990-02-23 | 1991-11-01 | Nec Home Electron Ltd | 表示画面の輪郭強調回路 |
| JPH03245681A (ja) * | 1990-02-23 | 1991-11-01 | Nec Home Electron Ltd | テレビジョン表示画面の輪郭強調回路 |
| JPH03245680A (ja) * | 1990-02-23 | 1991-11-01 | Nec Home Electron Ltd | テレビジョン表示画面の輪郭強調回路 |
| JPH0678325A (ja) * | 1991-02-01 | 1994-03-18 | Samsung Electron Co Ltd | 信号処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0783487B2 (ja) | カラ−映像信号のレベルコントロ−ル回路 | |
| JPS6133078A (ja) | 輪郭補正回路 | |
| US4354200A (en) | Amplitude modulator circuit for modulating a video signal on a carrier signal | |
| JPH06217236A (ja) | 表示装置 | |
| JPS5951799B2 (ja) | 変調信号形成装置 | |
| US4821087A (en) | Encoder circuit eliminating carrier leak | |
| KR0129537B1 (ko) | 영상신호의 시간축 압축 및 신장장치 | |
| US4551749A (en) | Circuit to vary the phase of the color burst signal | |
| JPS6358512B2 (ja) | ||
| JPS60100893A (ja) | 時間順次伝送方式 | |
| KR970007880B1 (ko) | 디지탈 주파수변조기 | |
| JP2822469B2 (ja) | テレビ受像機 | |
| JP2598926B2 (ja) | カラー方式変換回路 | |
| JPH04167674A (ja) | 画像表示装置 | |
| JPS5816289Y2 (ja) | 画信号処理回路 | |
| SU1454735A1 (ru) | Устройство дл растрового синтеза фотокопий изображений | |
| JPH03245680A (ja) | テレビジョン表示画面の輪郭強調回路 | |
| KR920004120B1 (ko) | 비데오신호 전송방법 및 장치 | |
| JP3257083B2 (ja) | 自動利得制御回路 | |
| JPS6232717A (ja) | 波形整形回路 | |
| GB1019811A (en) | Improvements in and relating to the conversion of television signals from one standard to another | |
| JPH03110520A (ja) | 液晶表示素子上に表示される画像の画像輪郭の急峻化回路 | |
| JP3015491U (ja) | テレビ一体型ビデオ | |
| JPH0591464A (ja) | 映像信号処理回路 | |
| JPS6297420A (ja) | 入力回路 |