JPS6132404Y2 - - Google Patents
Info
- Publication number
- JPS6132404Y2 JPS6132404Y2 JP1818180U JP1818180U JPS6132404Y2 JP S6132404 Y2 JPS6132404 Y2 JP S6132404Y2 JP 1818180 U JP1818180 U JP 1818180U JP 1818180 U JP1818180 U JP 1818180U JP S6132404 Y2 JPS6132404 Y2 JP S6132404Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- differential
- amplifier
- proportional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
Description
【考案の詳細な説明】
本考案は、測定値微分形調節計に用いて好適な
比例+微分演算を行うアナログ演算回路の改良に
関する。
比例+微分演算を行うアナログ演算回路の改良に
関する。
測定値微分形調節計の演算式は、測定値をF
M、設定値をES、出力値をEo、微分時間をTD、
微分ゲインをn、積分時間をTI、比例帯をPBと
すると、 で表わされる。そして(1+STD)/(1+1/n STD)なる比例+微分演算は、従来第1図に示す
ようなアナログ演算回路で行われている。第1図
において、演算増幅器OP1と演算抵抗R1,R2およ
び分圧比が1/αなる分圧抵抗器RVは増幅回路A を、演算増幅器OP2と演算抵抗RDおよびコンデ
ンサCDは積分回路Iを、また演算増幅器OP3と
演算抵抗r1〜r4は加算回路ADをそれぞれ構成し
ている。増幅回路Aはその帰還回路に接続された
積分回路Iとで入力信号Eiの微分演算を行い、
次式に示す如き出力Edを生ずる。
M、設定値をES、出力値をEo、微分時間をTD、
微分ゲインをn、積分時間をTI、比例帯をPBと
すると、 で表わされる。そして(1+STD)/(1+1/n STD)なる比例+微分演算は、従来第1図に示す
ようなアナログ演算回路で行われている。第1図
において、演算増幅器OP1と演算抵抗R1,R2およ
び分圧比が1/αなる分圧抵抗器RVは増幅回路A を、演算増幅器OP2と演算抵抗RDおよびコンデ
ンサCDは積分回路Iを、また演算増幅器OP3と
演算抵抗r1〜r4は加算回路ADをそれぞれ構成し
ている。増幅回路Aはその帰還回路に接続された
積分回路Iとで入力信号Eiの微分演算を行い、
次式に示す如き出力Edを生ずる。
この微分演算出力EDと入力信号Eiとを加算回
路ADで加算して、 なる比例+微分演算出力Eoを得ている。なお増
幅回路Aとしては第2図に示すように反転形も用
いられている。この場合微分時間TD=R1/R1+R
2CD RD、微分ゲインn=α、抵抗比R2/R1=n−1/
nとな る。このように従来は(1+STD)/(1+1/n STD)なる演算を、微分項と定値項に分けて演算
し、その後加算するようにしているため、加算回
路ADが必要となり回路構成が複雑となる欠点が
あつた。
路ADで加算して、 なる比例+微分演算出力Eoを得ている。なお増
幅回路Aとしては第2図に示すように反転形も用
いられている。この場合微分時間TD=R1/R1+R
2CD RD、微分ゲインn=α、抵抗比R2/R1=n−1/
nとな る。このように従来は(1+STD)/(1+1/n STD)なる演算を、微分項と定値項に分けて演算
し、その後加算するようにしているため、加算回
路ADが必要となり回路構成が複雑となる欠点が
あつた。
本考案の目的は、比例+微分演算を簡単な回路
構成で実現できるアナログ演算回路を提供するに
ある。
構成で実現できるアナログ演算回路を提供するに
ある。
第3図は本考案演算回路の一実施例を示す接続
図である。第3図において第1図の従来例と異る
ところは、積分回路Iで入力信号EIと出力信号
Eoとの差を積分し、その積分出力Efと入力信号
Eiとを増幅回路Aで加算増幅して出力信号Eoを
発生させることによつて加算回路ADを不用とし
た点である。このように構成した本考案において
は、積分回路Iの出力Efは、 Ef=(1+1/SCDRD)Ei−1/SCDRDEo(4) となる。よつて、増幅回路Aの出力には、 なる比例+微分演算出力Eoが得られる。(5)式に
おいて、微分時間TDおよび微分ゲインnはそれ
ぞれ、TD=R1+R2/R1CDRD,n=αである。
図である。第3図において第1図の従来例と異る
ところは、積分回路Iで入力信号EIと出力信号
Eoとの差を積分し、その積分出力Efと入力信号
Eiとを増幅回路Aで加算増幅して出力信号Eoを
発生させることによつて加算回路ADを不用とし
た点である。このように構成した本考案において
は、積分回路Iの出力Efは、 Ef=(1+1/SCDRD)Ei−1/SCDRDEo(4) となる。よつて、増幅回路Aの出力には、 なる比例+微分演算出力Eoが得られる。(5)式に
おいて、微分時間TDおよび微分ゲインnはそれ
ぞれ、TD=R1+R2/R1CDRD,n=αである。
なお、増幅回路Aとして反転形を用いる場合に
は第4図に示すように、入力信号Eiと出力信号
Eoとを各々抵抗R3,R4を介して積分回路Iに加
えるように構成すればよい。この場合の入出力関
係は となり、微分時間TDは2R2/R1+R2CD(RD+
R3/2) で、微分ゲインnはαR2/R1である。
は第4図に示すように、入力信号Eiと出力信号
Eoとを各々抵抗R3,R4を介して積分回路Iに加
えるように構成すればよい。この場合の入出力関
係は となり、微分時間TDは2R2/R1+R2CD(RD+
R3/2) で、微分ゲインnはαR2/R1である。
以上説明したように本考案においては、比例+
微分演算を加算回路を必要としない簡単な回路構
成で行うことのできるアナログ演算回路が得られ
る。
微分演算を加算回路を必要としない簡単な回路構
成で行うことのできるアナログ演算回路が得られ
る。
第1図および第2図は従来の演算回路の一例を
示す接続図、第3図は本考案演算回路の一実施例
を示す接続図、第4図は本考案演算回路の他の実
施例を示す接続図である。 A……増幅回路、I……積分回路、AD……加
算回路、OP1〜OP3……演算増幅器。
示す接続図、第3図は本考案演算回路の一実施例
を示す接続図、第4図は本考案演算回路の他の実
施例を示す接続図である。 A……増幅回路、I……積分回路、AD……加
算回路、OP1〜OP3……演算増幅器。
Claims (1)
- 入力信号と出力信号の差を積分する積分回路
と、演算増幅器とこの演算増幅器の出力を分圧し
て入力側に負帰還するための分圧抵抗器からな
り、前記積分回路の出力と前記入力信号とを前記
分圧抵抗器の分圧比で決まるゲインで加算増幅し
て前記出力信号を発生する増幅回路とを有し、比
例+微分演算を行うことを特徴とするアナログ演
算回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1818180U JPS6132404Y2 (ja) | 1980-02-15 | 1980-02-15 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1818180U JPS6132404Y2 (ja) | 1980-02-15 | 1980-02-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56122154U JPS56122154U (ja) | 1981-09-17 |
JPS6132404Y2 true JPS6132404Y2 (ja) | 1986-09-20 |
Family
ID=29614502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1818180U Expired JPS6132404Y2 (ja) | 1980-02-15 | 1980-02-15 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6132404Y2 (ja) |
-
1980
- 1980-02-15 JP JP1818180U patent/JPS6132404Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS56122154U (ja) | 1981-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6132404Y2 (ja) | ||
US3712977A (en) | Analog electronic multiplier,divider and square rooter using pulse-height and pulse-width modulation | |
JPH0252117U (ja) | ||
JPH0634246B2 (ja) | 時定数可変形の微分器 | |
JPH0635540Y2 (ja) | 差動増幅器 | |
JPS6019544B2 (ja) | 積分器 | |
SU452012A1 (ru) | Устройство дл моделировани отрицательного сопротивлени | |
SU905824A1 (ru) | Устройство дл дифференцировани | |
JPS5942899B2 (ja) | 制御信号発生回路 | |
JPS6327469Y2 (ja) | ||
JPS5833531Y2 (ja) | リニアライザ | |
SU645170A1 (ru) | Релейный преобразователь сигналов | |
JP2661303B2 (ja) | 変調回路 | |
SU1501093A1 (ru) | Устройство дл определени частного от делени разности двух величин на их сумму | |
JPS5481760A (en) | Audio amplifier | |
SU922790A1 (ru) | Аналоговый экспоненциальный преобразователь | |
JPH0485213U (ja) | ||
SU696590A1 (ru) | Мостовой усилитель | |
SU1076920A1 (ru) | Устройство дл моделировани передаточной функции вида @ | |
JPS57101405A (en) | Power amplifier | |
JPS6238336Y2 (ja) | ||
SU504203A1 (ru) | Пневматическое устройство пр мого предварени | |
JPH02118316U (ja) | ||
JPH0624752Y2 (ja) | 圧力検出回路 | |
JPS6340904Y2 (ja) |