JPS61296772A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にいわゆるＬ
ＤＤ　（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ、　Ｄｒａｉｎ　
）　構造を有するＭＯ８型トランジスタを備えた半導体
装置の製造方法に関する。

〔従来の技術〕

ＭＯ８型トランジスタを備えた半導体装置は、高集積化
するに伴いトランジスタを微細化するためソース・ドレ
イン領域の不純物拡散深さを浅くして所定のチャンネル
長を確保する必要が有り、またドレイン電界を緩和して
ゲート絶縁膜へのホットエレクトロン注入を抑える必要
がある。

上述の問題を解決する手段としてＭｏｓ型トランジスタ
のチャンネル領域と高濃度のソース・ドレイン不純物領
域との間に低濃度のソース・ドレイン不純物領域を備え
たＬＤＤ構造が知られている。

通常、ＬＤＤ構造の形成は第２図に示すような主要工程
を経て行なわれる。

ます、第２図（ａ）に示すように、シリコン基板１上の
厚いフィールド酸化膜２で囲まれた所定領域にゲート酸
化膜３を形成し、その上に所定形状のゲート電極となる
ポリシリコン４を形成する。次に全面にイオン注入を行
ない、ゲート酸化膜３を通してシリコン基板に不純物イ
オン５を注入し、接合深さが浅（かつ不純物濃度の低い
ソース・ドレイン領域６を形成する。この時、ポリシリ
コン４中にも不純物イオン５が注入される。

次に、第２図（ｂｌに示すように、シリコン基板表面に
化学気相成長シリコン酸化膜７を堆積する。

次に、第２図（Ｃ）に示すように、反応性イオンエツチ
ング法を用いてポリシリコン４の側面にのみ化学気相成
長シリコン酸化膜７ａを残し側壁（サイドウオール）を
形成する。このエツチングの際、ポリシリコン４及び化
学気相成長シリコン酸化膜７ａで覆われていない部分の
ゲート酸化膜３はエツチング除去されてシリコン基板表
面が露出する。

続いて全面にイオン注入を行ない、露出したシリコン基
板表面に不純物イオン５を注入し、接合深さが深くかつ
不純物濃度の高いソース・ドレイン領域８を形成する。

この時、ポリシリコン４中にも不純物イオン５が注入さ
れる。

以上の工程により、チャンネル領域近傍のソース・ドレ
イン領域の不純物拡散深さを浅くしかつ不純物濃度を低
くすることによりチャンネル長や減少を防ぐと共にドレ
イン電界を緩和したｌ、ＤＤ構造を有するＭ　０８　ｍ
　）ランジスタが得られる。

〔発明が解決しようとする問題点〕

上述した従来の半導体装置の製造方法は、化学気相成長
シリコン酸化膜７を反応性イオンエツチングする際に大
きな高周波電力を８喪とする。従って化学気相成長シリ
コン酸化膜のエツチングは大きなエネルギーを持った反
応性イオンにより行われる。そのため化学気相成長シリ
コン酸化膜７がエツチング除去された後に半導体基板表
面が高エネルギーの反応性イオンにさらされ、ソース・
ドレイン形成領域が損傷を受けるという欠点がある。

〔問題点を解決するための手段〕

本発明のＭＯ８型トランジスタを備えた半導体装置の製
造方法は、−導電型半導体基板の一主面に設けられたゲ
ート絶縁膜上にゲート電極となる所定形状の導電膜を形
成する工程と、前記導電膜をマスクとしてイオン注入法
により前記半導体基板に逆導電型の高濃度不純物を有す
るソース・トンイン領域を形成する工程と、前記導１！
膜側面を所定量だけエツチング除去する工程と、前記導
電膜をマスクとしてイオン注入法により前記半導体基板
に逆導電型の低濃度不純物を有するソース・ドレイン領
域を形成する工程とを含むことを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の半導体装置の製造方法の主
要工程を工程順に示した縦断面図である。

（実施例１） まず、第１図（ａｌに示すように、シリコン基板１上の
厚いフィールド酸化膜２で囲まれた所定領域にゲート酸
化膜３を形成する。ゲート酸化膜上にポリシリコン４を
堆積した後、ポリシリコン４を熱酸化してシリコン酸化
膜９を形成する。シリコン酸化膜９上に７オトレジスト
ＩＯＫよりゲート電極パターンを形成し、反応性イオン
エツチング法によりまずＣＦ　ａ　　ガスを用いてフォ
トレジストｌＯで覆われていない部分のシリコン酸化膜
９をエツチング除去し、次いでエツチングガスをＣＣＡ
ｈに切り換えてその下のポリシリコン４をエツチング除
去する。

次（、第１図（ｂ）に示すように、酸素プラズマにより
フォトレジスト１０を剥離した後、イオン注入法により
シリコン基板全面に不純物イオン５を注入し、ポリシリ
コン４と自己整合的に接合深さが深く、かつ高濃度の不
純物を有するソース・ドレイン領域８を形成する。この
時、ポリシリコン４中にも不純物イオン５が注入される
。

次に、第１図（Ｃ）に示すように、ＣＦ４　　と酸素の
混合ガスを用いて等方性のプラズマエツチングにより、
シリコン酸化膜９をマスクとしてポリシリコン４の側面
を所定量だけエツチング除去してポリシリコン４ａとす
る。

次に、第１図（ｄ）に示すように、シリコン酸化膜９を
エツチング除去した後、イオン注入法によりポリシリコ
ン４ａをマスクとして不純物イオン５を注入し、シリコ
ン基板に自己整合的に接合深さが浅くかつ低濃度の不純
物を有するソース・ドレイン領域６を形成する。

以上のようにしてチャンネル領域近傍のソース・ドレイ
ン領域の不純物拡散深さを浅くしかつ不純物濃度を低く
したＬＤＤ構造を有するＭＯ８屋トランジスタが得られ
る。

（実施例２） 実施例１において、ゲート酸化膜上のポリシリコン４を
タングステンとし、タングステン上に化学気相成長シリ
コン酸化膜を堆積した後、フォトレジストによりゲート
電極パターンを形成する。

次に反応性イオンエツチング法によりＣＦ４　　ガスを
用いてフォトレジストで覆われていない部分の化学気相
成長シリコン酸化膜をエツチング除去し、エツチングガ
スを８Ｆ、　　に切り換えその下のタングステンをエツ
チング除去する。以下の工程は実施例１と同様である。

〔発明の効果〕

以上説明したように本発明は、ＬＤＤ構造のＭＯ８型ト
ランジスタを備えた半導体装置の製造方法において、ゲ
ート電極の側面にシリコン酸化膜の側壁を形成する必要
がない。そのため大きなイオンエネルギーを必要とする
シリコン酸化膜の反応性イオンエツチングを使用しない
ためソース・ドレイン形成領域の半導体基板表面が損傷
を受けない。従ってｂｉｏｓｍトランジスタの電気的特
性、特にＰＮ接合部の逆方向リーク特性が優れ、半導体
装置の性能向上に対して大きな効果がある。

【図面の簡単な説明】

第１図（ａＪ〜（ｄ）は本発明の一実施例の半導体装置
の製造方法の主要工程を工程順に示した縦断面図、第２
図（ａ）〜（Ｃ）は従来の半導体装置の製造方法の主要
工程を工程順に示した縦断面図である。 ｌ・・・・・・シリコン基板、２・・・・・・フィール
ド酸化膜、３・・・・・・ゲート酸化膜、４・・・・・
・ポリシリコン、５・・・・・・不純物イオン、６・・
・・・・低濃度不純物を有するソース、ドレイン領域、
７，７ａ・・・・・・化学気相成長シリコン酸化膜、８
・・・・・・高濃度不純物を有するソース・ドレイン領
域、９・・・・・・シリコン酸化膜、１０・・・・・・
フォトレジスト。 躬　ｌ　図

Claims (1)

【特許請求の範囲】
1. 一導電型半導体基板の一主面に設けられたゲート絶縁膜
   上にゲート電極となる所定形状の導電膜を形成する工程
   と、前記導電膜をマスクとしてイオン注入法により前記
   半導体基板に逆導電型の高濃度不純物を有するソース・
   ドレイン領域を形成する工程と、前記導電膜側面を所定
   量だけエッチング除去する工程と、前記導電膜をマスク
   としてイオン注入法により前記半導体基板に逆導電型の
   低濃度不純物を有するソース・ドレイン領域を形成する
   工程とを含むことを特徴とするＭＯＳ型トランジスタを
   備えた半導体装置の製造方法。