JPS61290764A - ラテラルnpnトランジスタ - Google Patents
ラテラルnpnトランジスタInfo
- Publication number
- JPS61290764A JPS61290764A JP13339085A JP13339085A JPS61290764A JP S61290764 A JPS61290764 A JP S61290764A JP 13339085 A JP13339085 A JP 13339085A JP 13339085 A JP13339085 A JP 13339085A JP S61290764 A JPS61290764 A JP S61290764A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- collector
- emitter
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000002955 isolation Methods 0.000 abstract description 3
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は半導体集積回路(IC)に組み込まれるラテラ
ルNPN)ラノジスタを提供するものである。
ルNPN)ラノジスタを提供するものである。
(ロ)従来の技術
一般にICに組み込まれるNpNQトランジスタとして
は1例えば特開昭59−189665号公報に記載され
ている様に縦型の構造をとってい体基板(1)上に形成
したN−型エピタキシャル層(2)と、基板(1)表面
に設けたN 型の埋込層(3)と、この埋込層(3)を
囲むようにエピタキシャル層(2)を貫通したP 型の
分離領域(4)と、分離領域(4)により島状に分離さ
れた島領域(5)と、島領域(5)表面に形成したP型
のベース領域(6)と、ベース領域(6)表面に形成し
たN 型のエミッタ領域(7)と、エピタキシャル層(
2)表面を被覆する酸化膜(8)と、この酸化膜(8)
の電極孔を介してコレクタコンタクト領域(9)、ペー
ス領域(6)およびエミッタ領域(7)に夫々オーミッ
クコンタクトするコレクタ電極頭、ベース電極(ロ)お
よびエミッタ電極(6)とから成り、島領域(5)をコ
レクタとしてNpN4トランジスタが構成される。
は1例えば特開昭59−189665号公報に記載され
ている様に縦型の構造をとってい体基板(1)上に形成
したN−型エピタキシャル層(2)と、基板(1)表面
に設けたN 型の埋込層(3)と、この埋込層(3)を
囲むようにエピタキシャル層(2)を貫通したP 型の
分離領域(4)と、分離領域(4)により島状に分離さ
れた島領域(5)と、島領域(5)表面に形成したP型
のベース領域(6)と、ベース領域(6)表面に形成し
たN 型のエミッタ領域(7)と、エピタキシャル層(
2)表面を被覆する酸化膜(8)と、この酸化膜(8)
の電極孔を介してコレクタコンタクト領域(9)、ペー
ス領域(6)およびエミッタ領域(7)に夫々オーミッ
クコンタクトするコレクタ電極頭、ベース電極(ロ)お
よびエミッタ電極(6)とから成り、島領域(5)をコ
レクタとしてNpN4トランジスタが構成される。
(ハ)発明が解決しようとする問題点
しかしながら、従来のNPN l−ランジスタを第6図
に示す如く単体でアナログスイッチとして用いた場合、
トランジスタは伝送する信号の状態によりその動作が異
るために問題が生じる。例えば第3図において伝送信号
が正の信号(至)に対しては。
に示す如く単体でアナログスイッチとして用いた場合、
トランジスタは伝送する信号の状態によりその動作が異
るために問題が生じる。例えば第3図において伝送信号
が正の信号(至)に対しては。
そのトランジスタは流れる電流の向きが矢印Aの如くに
なる順方向動作をなし、負の信号αGに対しては、その
トランジスタは流れる電流の向きカ矢印Bの如くになる
逆方向動作をなす。後者の場合、その電位関係から島領
域(5)がエミッタ、エミッタ領域(7)がコレクタと
して動作する。そうして、従来のトランジスタはペース
からみたエミッタ、コレクタのインピーダンスがそれぞ
れ異るので、前記順方向動作と前記逆方向動作とでは伝
送特性が異り、波形歪の原因になるという欠点があった
。
なる順方向動作をなし、負の信号αGに対しては、その
トランジスタは流れる電流の向きカ矢印Bの如くになる
逆方向動作をなす。後者の場合、その電位関係から島領
域(5)がエミッタ、エミッタ領域(7)がコレクタと
して動作する。そうして、従来のトランジスタはペース
からみたエミッタ、コレクタのインピーダンスがそれぞ
れ異るので、前記順方向動作と前記逆方向動作とでは伝
送特性が異り、波形歪の原因になるという欠点があった
。
また斯るNPN )ランジスタではペース領域(6)か
ら埋込層(3)を通り、コンクタコ/タクト領域(9)
まで至る経路に存在する抵抗弁、すなわちコレクタ抵抗
rcが大きいので−Vex(sat)が大であるという
欠点があった。
ら埋込層(3)を通り、コンクタコ/タクト領域(9)
まで至る経路に存在する抵抗弁、すなわちコレクタ抵抗
rcが大きいので−Vex(sat)が大であるという
欠点があった。
に)問題点を解決するための手段
本発明は斯上した欠点に鑑みてなされ、vo(sat)
が低く且つアナログスイッチとして用いた場合に伝送9
f性が電流の向きあるいは伝送する信号の値にかかわら
ず同じであるラテラルNPN )ランジスタを得ること
を目的とし、他領域とは電気的に絶縁された島領域(ハ
)と、島領域(ハ)表面に形成したP型のベース領域(
ホ)と、ペース領域翰表面に離間して配置したN 型の
エミッタ領域(財)及びコレクタ領域−とを具備するこ
とを特徴とする。
が低く且つアナログスイッチとして用いた場合に伝送9
f性が電流の向きあるいは伝送する信号の値にかかわら
ず同じであるラテラルNPN )ランジスタを得ること
を目的とし、他領域とは電気的に絶縁された島領域(ハ
)と、島領域(ハ)表面に形成したP型のベース領域(
ホ)と、ペース領域翰表面に離間して配置したN 型の
エミッタ領域(財)及びコレクタ領域−とを具備するこ
とを特徴とする。
(ホ)作用
本発明によれば、ペース・エミッタ接合とペース・コレ
クタ接合とは全く同じ構造になるので、ペースからみた
エミッタ、コレクタのインピーダンスは等しくなり、且
つエミッタ抵抗rmtコレクタ抵抗rc共に、高濃度の
領域@翰の内部抵抗でありほとんど零に近いので、低い
Vcm(sat)が得られる。
クタ接合とは全く同じ構造になるので、ペースからみた
エミッタ、コレクタのインピーダンスは等しくなり、且
つエミッタ抵抗rmtコレクタ抵抗rc共に、高濃度の
領域@翰の内部抵抗でありほとんど零に近いので、低い
Vcm(sat)が得られる。
(へ)実施例
以下本発明を図面を参照しながら詳細に説明する。
第1図乃至第2図は本発明によるラテラルNPNトラン
ジスタを示し、P型半導体基板Q3J上に形成したN−
型のエピタキシャル層(イ)と、基板(財)表面に形成
したN 型の埋込層−と、この埋込層(ハ)を囲むよう
にエピタキシャル層−を貫通したP+型分離領域@によ
り他領域とは電気的に絶縁された島領域(イ)と、島領
域−表面に形成したP型のペース領域−と、ベース領域
翰表面に離間して配置したN 型のエミッタ領域(財)
及びコレクタ領域−と、エピタキシャル−(2)を被覆
する酸化膜−と、この酸化膜−に開孔した電極孔を介し
て各々の領域(イ)@翰とオーミックコンタクトする電
極(1)Gυ(至)とで構成され、同図から明らかなよ
うに横型の構造になっている。そしてエミッタ領域−と
コレクタ領域−とは同じ寸法、同じ拡散深さとなるよう
にし、島領域(ハ)の電位は、エミッタ領域−(又はコ
レクタ領域)、ベース領域(ホ)及び島領域(ホ)とで
形成される寄生NPNトランジスタを防止するために何
の電位にもバイアスしないフローティングとしである。
ジスタを示し、P型半導体基板Q3J上に形成したN−
型のエピタキシャル層(イ)と、基板(財)表面に形成
したN 型の埋込層−と、この埋込層(ハ)を囲むよう
にエピタキシャル層−を貫通したP+型分離領域@によ
り他領域とは電気的に絶縁された島領域(イ)と、島領
域−表面に形成したP型のペース領域−と、ベース領域
翰表面に離間して配置したN 型のエミッタ領域(財)
及びコレクタ領域−と、エピタキシャル−(2)を被覆
する酸化膜−と、この酸化膜−に開孔した電極孔を介し
て各々の領域(イ)@翰とオーミックコンタクトする電
極(1)Gυ(至)とで構成され、同図から明らかなよ
うに横型の構造になっている。そしてエミッタ領域−と
コレクタ領域−とは同じ寸法、同じ拡散深さとなるよう
にし、島領域(ハ)の電位は、エミッタ領域−(又はコ
レクタ領域)、ベース領域(ホ)及び島領域(ホ)とで
形成される寄生NPNトランジスタを防止するために何
の電位にもバイアスしないフローティングとしである。
本発明の最も特徴とする点は、島領域−表面に形成した
P型ベース領域翰と、ペース領域翰表面に離間して配置
したN 型のエミッタ領域−及びコレクタ領域−とでラ
テラル型のNPN )ランジスタを構成した点にある−
0この構成によれば、ペースからみたエミッタ、コレク
タのインピーダンスが全く等しくなるので、このトラン
ジスタが頭方向動作する場合と逆方向動作する場合とで
その伝送特性は全く等しくなる。すなわち、アナログス
イッチとして用いた場合においてもトランジスタの伝送
特性が電流の向きあるいは伝送する信号の値にかかわら
ず同じであるラテラルNPNトランジスタが実現できる
のである。第3図はこのラテラルNPN )ランジスタ
を単体でアナログスイッチとして用いた場合の回路図を
示し、どちらをエミッタとして用いてもかまわない双極
性を示すので、このような記号を用いた。
P型ベース領域翰と、ペース領域翰表面に離間して配置
したN 型のエミッタ領域−及びコレクタ領域−とでラ
テラル型のNPN )ランジスタを構成した点にある−
0この構成によれば、ペースからみたエミッタ、コレク
タのインピーダンスが全く等しくなるので、このトラン
ジスタが頭方向動作する場合と逆方向動作する場合とで
その伝送特性は全く等しくなる。すなわち、アナログス
イッチとして用いた場合においてもトランジスタの伝送
特性が電流の向きあるいは伝送する信号の値にかかわら
ず同じであるラテラルNPNトランジスタが実現できる
のである。第3図はこのラテラルNPN )ランジスタ
を単体でアナログスイッチとして用いた場合の回路図を
示し、どちらをエミッタとして用いてもかまわない双極
性を示すので、このような記号を用いた。
また斯る構造ではエミッタ抵抗rcsコレクタ抵抗r、
共に高濃度の領域@翰の内部抵抗でほとんど零に近いの
で、低いVex(sat)が得られる。
共に高濃度の領域@翰の内部抵抗でほとんど零に近いの
で、低いVex(sat)が得られる。
次にこのラテラルNPNトランジスタの製造方法の一例
を簡単に説明する。先ずP型半導体基板Q1)の埋込層
−となるべき領域にN型不純物をドープし1周知の気相
成長法を用いてエビタキシャル層@を形成し、P型不純
物を選択拡散してP 型分離領域(ハ)を形成すること
により島領域(イ)を形成する。それから他の島領域−
に形成するNPN)ランジスタのベース拡散工程と同時
にベース領域−を形成し、続いて他の島領域(ハ)に形
成するNPNトランジスタのエミッタ拡散工程と同時に
エミッタ領域翰及びコレクタ領域翰とを同時に形成し、
最後に各々の領域上に電極(1)G″D@を配設し、終
了する。
を簡単に説明する。先ずP型半導体基板Q1)の埋込層
−となるべき領域にN型不純物をドープし1周知の気相
成長法を用いてエビタキシャル層@を形成し、P型不純
物を選択拡散してP 型分離領域(ハ)を形成すること
により島領域(イ)を形成する。それから他の島領域−
に形成するNPN)ランジスタのベース拡散工程と同時
にベース領域−を形成し、続いて他の島領域(ハ)に形
成するNPNトランジスタのエミッタ拡散工程と同時に
エミッタ領域翰及びコレクタ領域翰とを同時に形成し、
最後に各々の領域上に電極(1)G″D@を配設し、終
了する。
かように、本発明によるラテラルNPN)ランジスタは
従来のNPN )ランジスタと全く同じ工程で製造でき
、同一チップ内に従来の半導体素子、例えばラテラルP
NPトランジスタ等と同時に形成することも容易である
。
従来のNPN )ランジスタと全く同じ工程で製造でき
、同一チップ内に従来の半導体素子、例えばラテラルP
NPトランジスタ等と同時に形成することも容易である
。
(ト)発明の詳細
な説明した如く、本発明によればVcm(Sat)が低
い特性良好なラテラル型のNPN)ランジスタを実現で
きるという利点を有する。また斯るラテラルNPN)ラ
ンジスタを単体でアナログスイッチとして用いた場合に
おいても、その伝送特性が電流の向きあるいは伝送する
信号にかかわらず同じであるので、伝送する波形が歪ま
ないという利点を有する、さらに本発明は従来のNPN
)ランジスタの製造工程と何ら変りない工程で製造でき
るので、容易にIC内に組み込めるという利点を有する
。
い特性良好なラテラル型のNPN)ランジスタを実現で
きるという利点を有する。また斯るラテラルNPN)ラ
ンジスタを単体でアナログスイッチとして用いた場合に
おいても、その伝送特性が電流の向きあるいは伝送する
信号にかかわらず同じであるので、伝送する波形が歪ま
ないという利点を有する、さらに本発明は従来のNPN
)ランジスタの製造工程と何ら変りない工程で製造でき
るので、容易にIC内に組み込めるという利点を有する
。
第1図、第2図はそれぞれ本発明を説明するための断面
図、平面図、第3図は本発明によるラテラルNPN )
ランジスタをアナログスイッチとして用いた場合の回路
図、第4図、第5図はそれぞれ従来のNPN)ランジス
タを説明するための断面図、平面図、第6図はアナログ
スイッチを説明する回路図である。 主な図番の説明 (1)@は半導体基板、 (5)(2)は島領域、
(6)Mはベース領域、 (7)@はエミッタ領域、
(9)翰はコレクタ領域である。 出願人 三洋電機株式会社 外1名 代理人 弁理士 佐 野 靜 失 策2′V!J 第3図
図、平面図、第3図は本発明によるラテラルNPN )
ランジスタをアナログスイッチとして用いた場合の回路
図、第4図、第5図はそれぞれ従来のNPN)ランジス
タを説明するための断面図、平面図、第6図はアナログ
スイッチを説明する回路図である。 主な図番の説明 (1)@は半導体基板、 (5)(2)は島領域、
(6)Mはベース領域、 (7)@はエミッタ領域、
(9)翰はコレクタ領域である。 出願人 三洋電機株式会社 外1名 代理人 弁理士 佐 野 靜 失 策2′V!J 第3図
Claims (1)
- (1)電気的に隔離されたN型の島領域と該島領域表面
に形成したP型のベース領域と該ベース領域表面に離間
して配置したN型のエミッタ領域及びコレクタ領域とを
具備し、前記島領域をフローティングした事を特徴とす
るラテラルNPNトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13339085A JPS61290764A (ja) | 1985-06-19 | 1985-06-19 | ラテラルnpnトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13339085A JPS61290764A (ja) | 1985-06-19 | 1985-06-19 | ラテラルnpnトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61290764A true JPS61290764A (ja) | 1986-12-20 |
Family
ID=15103622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13339085A Pending JPS61290764A (ja) | 1985-06-19 | 1985-06-19 | ラテラルnpnトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61290764A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63114044U (ja) * | 1987-01-16 | 1988-07-22 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5389680A (en) * | 1977-01-19 | 1978-08-07 | Oki Electric Ind Co Ltd | Production of semiconductor device |
JPS57170546A (en) * | 1981-03-30 | 1982-10-20 | Ibm | Semiconductor element |
-
1985
- 1985-06-19 JP JP13339085A patent/JPS61290764A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5389680A (en) * | 1977-01-19 | 1978-08-07 | Oki Electric Ind Co Ltd | Production of semiconductor device |
JPS57170546A (en) * | 1981-03-30 | 1982-10-20 | Ibm | Semiconductor element |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63114044U (ja) * | 1987-01-16 | 1988-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07193154A (ja) | 半導体集積デバイス | |
JPH022665A (ja) | 集積半導体装置及びその製造方法 | |
US4005469A (en) | P-type-epitaxial-base transistor with base-collector Schottky diode clamp | |
US3598664A (en) | High frequency transistor and process for fabricating same | |
JPS5914897B2 (ja) | 半導体装置 | |
JPS61290764A (ja) | ラテラルnpnトランジスタ | |
JPH0231426A (ja) | バイポーラトランジスタ | |
JPH0582534A (ja) | 半導体装置 | |
JPH0369180B2 (ja) | ||
JP2833913B2 (ja) | バイポーラ集積回路装置 | |
JPS6241427B2 (ja) | ||
JPH0521442A (ja) | 半導体装置 | |
JP2547870B2 (ja) | 半導体装置 | |
JPH079385Y2 (ja) | 半導体集積回路装置 | |
JPH0132665B2 (ja) | ||
JPH05864B2 (ja) | ||
JPS601843A (ja) | 半導体集積回路 | |
JPH034027Y2 (ja) | ||
JPS59161059A (ja) | 半導体装置 | |
JPS6020954Y2 (ja) | 半導体装置 | |
JPH0474478A (ja) | ダイオード | |
JPS6364058B2 (ja) | ||
JPS6239064A (ja) | 半導体装置の製造方法 | |
JPS61150383A (ja) | 半導体装置 | |
JPS6214949B2 (ja) |