JPS61289731A - Bch府号の復号方式 - Google Patents
Bch府号の復号方式Info
- Publication number
- JPS61289731A JPS61289731A JP13215585A JP13215585A JPS61289731A JP S61289731 A JPS61289731 A JP S61289731A JP 13215585 A JP13215585 A JP 13215585A JP 13215585 A JP13215585 A JP 13215585A JP S61289731 A JPS61289731 A JP S61289731A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- adder
- address
- information
- syndrome
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
9) 産業上の利用分野
本発明は、ディジタルデータの伝送・蓄積等に用いられ
る80H誤り訂正符号の復号方式に係り。
る80H誤り訂正符号の復号方式に係り。
殊にWAり訂正の際に必要なシンドロームの算出方法に
関するものである。
関するものである。
(ロ) 従来の技術
一般にディジタルブータラ伝送する場合、伝送系のSN
比の劣化・歪等に起因して発生するビット誤りに対処す
る九めに、誤り訂正能力を持つ冗長ビット(以下、誤り
訂正用ビットと称す]を元の情報ビットに付加して送信
し、受信側でこの訂正用ビットヲ基に誤り位置を検出し
てg!!!り訂正を行う方法がよく用いられている。こ
の訂正符号の中でもBCH符号t Bose −Cha
udhuri −Hoe(Illenghem )
は、訂正用ビットの長さくビット数)に対する誤り訂正
能力が高い利点があり、衛屋放送のPCMg声云送1国
内や米国の自動車電話における制御信号の伝送などに広
く用いられている。
比の劣化・歪等に起因して発生するビット誤りに対処す
る九めに、誤り訂正能力を持つ冗長ビット(以下、誤り
訂正用ビットと称す]を元の情報ビットに付加して送信
し、受信側でこの訂正用ビットヲ基に誤り位置を検出し
てg!!!り訂正を行う方法がよく用いられている。こ
の訂正符号の中でもBCH符号t Bose −Cha
udhuri −Hoe(Illenghem )
は、訂正用ビットの長さくビット数)に対する誤り訂正
能力が高い利点があり、衛屋放送のPCMg声云送1国
内や米国の自動車電話における制御信号の伝送などに広
く用いられている。
このBCH符号を用いて誤りを訂正する復号方法として
は、受信信号列v00を生成多項式G(x)で割り、そ
の剰余項(これをシンドロームと呼ぶJを求め、このシ
ンドロームを基に誤りの有無の判定、r14り位置の算
出を行い、I!1り位置に対応するビットの値を反転し
て訂正するという手順がとられる。
は、受信信号列v00を生成多項式G(x)で割り、そ
の剰余項(これをシンドロームと呼ぶJを求め、このシ
ンドロームを基に誤りの有無の判定、r14り位置の算
出を行い、I!1り位置に対応するビットの値を反転し
て訂正するという手順がとられる。
従来、このシンドロームを求める方法としてFi、例え
ば昭晃堂より昭和、51年7月20日に発行された「符
号理論」第116頁〜@117頁に記載されているよう
に2生改多項弐G(x)に対応させた帰還型のシフトレ
ジスタを用い、このシフトレジx p o L S B
(Least 51gn1f’1cant Bit
)に対応するシフトレジスタへ受信信号V(3)=2M
SB(Mo5t 51gn1f’1Caht Bi t
J 側力G) 1 ヒ−p トずつ順次入力させる方
法が用いられている。
ば昭晃堂より昭和、51年7月20日に発行された「符
号理論」第116頁〜@117頁に記載されているよう
に2生改多項弐G(x)に対応させた帰還型のシフトレ
ジスタを用い、このシフトレジx p o L S B
(Least 51gn1f’1cant Bit
)に対応するシフトレジスタへ受信信号V(3)=2M
SB(Mo5t 51gn1f’1Caht Bi t
J 側力G) 1 ヒ−p トずつ順次入力させる方
法が用いられている。
第4図は従来のシンドローム算出回路を示す図で、衛星
放送のPCM音声伝送に用いられているBCH符号を後
金する際に用いられるシンドローム算出回路を示してい
る。衛星放送のPCM音声伝送に用いられているBCH
符号の場合、生成多項式G(x)#2G(x)−X7
+X6 +X2 +111Jち一訂正用ビット長tが7
とフト)であり、ま九情報のビ?ト長には56ビフトで
あるから、受信信号nan=に+t−63に?v )と
なる。斯る8cH符号はBCH(63,56yと表記さ
れる。
放送のPCM音声伝送に用いられているBCH符号を後
金する際に用いられるシンドローム算出回路を示してい
る。衛星放送のPCM音声伝送に用いられているBCH
符号の場合、生成多項式G(x)#2G(x)−X7
+X6 +X2 +111Jち一訂正用ビット長tが7
とフト)であり、ま九情報のビ?ト長には56ビフトで
あるから、受信信号nan=に+t−63に?v )と
なる。斯る8cH符号はBCH(63,56yと表記さ
れる。
ま九、生成多項式G(x)の次数が7であるため。
シンドローム算出回路としては7個の1ビツトシフトレ
ジスタ(A1)〜(A7)にて構成された7ビツトシフ
トレジスタが用いられる。尚1図中記号■はMOD2の
加算回路を示している。
ジスタ(A1)〜(A7)にて構成された7ビツトシフ
トレジスタが用いられる。尚1図中記号■はMOD2の
加算回路を示している。
次に、斯る回路によるシンドロームの算出手順について
説明する。
説明する。
先ス、初期セットとしてシフトレジスタ(A1)〜(A
7]をリセットし、その値を全て0にする。
7]をリセットし、その値を全て0にする。
然る後、1クロフク毎に受信信号列V(x)のMSBか
う順次シフトレジスタ【A1)に、シフトレジスタ(A
7)の値とMOD2で加算された後、入力される。そし
て、受信信号列V(社)のLSBの信号がLSBに対応
するシフトレジスタへ入力された時点における各シフト
レジスタ(A1)〜(A7)の値が求めるシンドローム
値となる。
う順次シフトレジスタ【A1)に、シフトレジスタ(A
7)の値とMOD2で加算された後、入力される。そし
て、受信信号列V(社)のLSBの信号がLSBに対応
するシフトレジスタへ入力された時点における各シフト
レジスタ(A1)〜(A7)の値が求めるシンドローム
値となる。
このような従来のシンドローム算出回路の場合。
受信信号t−MSB側から1ビツトずつシフトレジスタ
に入力させるので、受信信号VCK)のビット長nに相
当する手順を要し、ビット長nが多い場合。
に入力させるので、受信信号VCK)のビット長nに相
当する手順を要し、ビット長nが多い場合。
演算に多大の時間金費し、高速演算には不利である。
(ハ)発明が解決しようとする問題点
本発明は、このBCH符号におけるシンドロームの算出
手順を改良し、算出時間を爆縮することにより高速演算
に適応できるBCH符号の復号方式を提供せんとするも
のである。
手順を改良し、算出時間を爆縮することにより高速演算
に適応できるBCH符号の復号方式を提供せんとするも
のである。
に)問題点を解決するための手段
上記目的を達成する本発明の特lIrは、BCH符号の
復号回路において、nビット長の受信信号列VOOから
シンドa−ムを算出する方式でア弓て。
復号回路において、nビット長の受信信号列VOOから
シンドa−ムを算出する方式でア弓て。
前記nビット信号列を生成多項式G(x)の次数tに対
してmンtなる条件を満足するmビット長のN個のブロ
ック(N−n/BH尚、小数点は切り上げlに分割する
第1の過程と、MSBに対応するmビット長の第1情報
ブロツクB 1(K)に対してmビットOt−付加した
情報〔81閃・Xm)t−生成多項式GCK)′″r:
割った剰余項EBt(xm求める第2の過程と、剰余項
Ka toOと次の情報ブロックとを加算することによ
りmビットの加算値Fl欠)を求める第3の過程と、加
算値21区)に対してmビット0會付加した情報(Fl
(x)−Xm)2生成多項弐〇(x)で割っ九剰余項E
、¥CK)t−求める第4の過程と、第6及び第4の過
程と同等の過程を(N−1)回反復して得られた加算値
fPN−,Oc)を虫取多項式GoOで割っ九剰余項D
00を求めることにより受信信号VCK)のシンドロー
ム値を得る第5の過程を有するBCH符号の復号方式に
ある。
してmンtなる条件を満足するmビット長のN個のブロ
ック(N−n/BH尚、小数点は切り上げlに分割する
第1の過程と、MSBに対応するmビット長の第1情報
ブロツクB 1(K)に対してmビットOt−付加した
情報〔81閃・Xm)t−生成多項式GCK)′″r:
割った剰余項EBt(xm求める第2の過程と、剰余項
Ka toOと次の情報ブロックとを加算することによ
りmビットの加算値Fl欠)を求める第3の過程と、加
算値21区)に対してmビット0會付加した情報(Fl
(x)−Xm)2生成多項弐〇(x)で割っ九剰余項E
、¥CK)t−求める第4の過程と、第6及び第4の過
程と同等の過程を(N−1)回反復して得られた加算値
fPN−,Oc)を虫取多項式GoOで割っ九剰余項D
00を求めることにより受信信号VCK)のシンドロー
ム値を得る第5の過程を有するBCH符号の復号方式に
ある。
(ホ)作 用
本発明によると、受信信号金生戊多項式にて直接側るこ
とによりシンドロームtX出せずに、受信信号全複数の
ブロックに分割し、先ず分割されたブロックの内MSB
側の第1プロフクにmビット0を付加した情報を生成多
項式にて割り、剰余項を求め1次にこの剰余項と次のブ
ロックとを加算し、この加算された情報に前述と同様に
mビット0を付加し念後、生成多項式で割って、剰余項
を求める。斯る動作を複数回反復することにより得られ
た剰余項とLSB側のブロックと全加算した情報を生成
多項式にて割ることにより所望のシンドロームを得る。
とによりシンドロームtX出せずに、受信信号全複数の
ブロックに分割し、先ず分割されたブロックの内MSB
側の第1プロフクにmビット0を付加した情報を生成多
項式にて割り、剰余項を求め1次にこの剰余項と次のブ
ロックとを加算し、この加算された情報に前述と同様に
mビット0を付加し念後、生成多項式で割って、剰余項
を求める。斯る動作を複数回反復することにより得られ
た剰余項とLSB側のブロックと全加算した情報を生成
多項式にて割ることにより所望のシンドロームを得る。
(へ)実施例
本発明では、先ずnビットの受信信号V(3)七m≧L
(但し、tは訂正用ビット長2なる条件を満たすmビッ
ト長のN個(N−17m)のブロックに分割する〔第1
図(a)参照〕、このとき、17mが整数とならなけれ
ば、第1図Φ)に示すようにブロック数NをN−−+1
となし、MSB側の第1ブロックのMSB側からm−(
17mの剰余値2個0の値を補足してN個のブロックを
構成する。
(但し、tは訂正用ビット長2なる条件を満たすmビッ
ト長のN個(N−17m)のブロックに分割する〔第1
図(a)参照〕、このとき、17mが整数とならなけれ
ば、第1図Φ)に示すようにブロック数NをN−−+1
となし、MSB側の第1ブロックのMSB側からm−(
17mの剰余値2個0の値を補足してN個のブロックを
構成する。
そして、斯るブロック単位で処理を行うのであるが、そ
の際mピット情報8区)のビット内容をアドレスとして
、この清報800Th生成多項弐G((で割ったときの
剰余項D B (x)がデータとして格納された第lR
OMテーブルと同じくmビット情報B(3)のビット内
容をアドレスとして、この情報B(x)にmビットor
付加し7t2mビット情報〔8(羽・Xm)r生成多項
式〇Cx)で割ったときの剰余項EB00がデータとし
て格納された第2ROMテーブルとを用いる。
の際mピット情報8区)のビット内容をアドレスとして
、この清報800Th生成多項弐G((で割ったときの
剰余項D B (x)がデータとして格納された第lR
OMテーブルと同じくmビット情報B(3)のビット内
容をアドレスとして、この情報B(x)にmビットor
付加し7t2mビット情報〔8(羽・Xm)r生成多項
式〇Cx)で割ったときの剰余項EB00がデータとし
て格納された第2ROMテーブルとを用いる。
次に1本発明におけるシンドロームの算出平頭の原理に
ついて第2図を参照して説明する。尚。
ついて第2図を参照して説明する。尚。
第2図において、N個に分割された各ブロックの内容を
8100〜BN(社)と表記する。
8100〜BN(社)と表記する。
先ず1M5B側の第1ブロフク81体)に対して第2R
OMテーブルを参照して剰余項En1(x)を求める。
OMテーブルを参照して剰余項En1(x)を求める。
次に、この剰余項E ys 100に第2ブロツクB2
(3)の内容を加算した値F1〆)を求める。尚。斯る
加算値F 1(x)は、第1プロフクB1閃と第2ブロ
ツク82oOから構成される2mビット列信号に対し、
これを生成多項式G(K)で割算処理全行う過程の中で
得られる値であり2第2図(a)の符号列(m・Nビッ
トノに対するシンドローム値と第2図(b)で示した符
号列〔m・LN−1)ビット〕に対するシンドローム値
とは等しい。
(3)の内容を加算した値F1〆)を求める。尚。斯る
加算値F 1(x)は、第1プロフクB1閃と第2ブロ
ツク82oOから構成される2mビット列信号に対し、
これを生成多項式G(K)で割算処理全行う過程の中で
得られる値であり2第2図(a)の符号列(m・Nビッ
トノに対するシンドローム値と第2図(b)で示した符
号列〔m・LN−1)ビット〕に対するシンドローム値
とは等しい。
次に、上記加算値F1(x)に対する剰余項EF1(3
)を第2ROMテーブルを参照して求め、これに第3ブ
ロツクの85(x)全加算してF2(3)を求める。
)を第2ROMテーブルを参照して求め、これに第3ブ
ロツクの85(x)全加算してF2(3)を求める。
尚、このときの符号列〔m・tN−23と、ト〕(第2
図(0)参照Jに対するシンドローム値は、前述と同様
に@2図(a)に示す符号列tm−Nm−Nビラトンる
シンドローム値と等しくなる。
図(0)参照Jに対するシンドローム値は、前述と同様
に@2図(a)に示す符号列tm−Nm−Nビラトンる
シンドローム値と等しくなる。
このような手順を繰り返すと、N−1番目の手順では、
F璽−1(x)−EFN−2区)+8N00が得られる
。
F璽−1(x)−EFN−2区)+8N00が得られる
。
次に、この加算値FM−1(3)に対して第lROMテ
ーブルを参照して剰余項DFN−+(3)を求めれば。
ーブルを参照して剰余項DFN−+(3)を求めれば。
これが求めるシンドロームとなる。第3図は本発明全達
成する回路の一実施例を示す図である。尚。
成する回路の一実施例を示す図である。尚。
BCH符号として、従来と同様にBCH(63,56)
を用い次場合について説明する。従って、各ブロックは
8ビツトにて構成されており、ま九符号長nf163ビ
ットである念め、第1ブロツクのMSBに0が補足され
ている。
を用い次場合について説明する。従って、各ブロックは
8ビツトにて構成されており、ま九符号長nf163ビ
ットである念め、第1ブロツクのMSBに0が補足され
ている。
@6図において、+11は分割され九Nブロックノ各ブ
ロフクのビット列が所定アドレスに格納サレ7hRAM
、12+は8ビツト情報のビット内容をアドレスとして
、この情報を生成多項式G〆)で割ったときの剰余項が
データとして格納された第lROMテーブル、13+は
8ビフト清報のビット内容tアドレスとして、この清報
に8ビフト0を付加した16ビツト情報を生成多項式0
区)で割ったときの剰余項がデータとして格納され次第
2ROMテーブル、(4)15)は各FtOMテーブル
f2+131からの出力をラッチするラッチ回路、【6
)はRA Mlllから読み出されたブロック単位の情
報とラッチ回路(4)からの出力(剰余項)とを加算す
る加算器、(7JはRAM山のアドレスを指定するアド
レスuJ ?I11回路である。
ロフクのビット列が所定アドレスに格納サレ7hRAM
、12+は8ビツト情報のビット内容をアドレスとして
、この情報を生成多項式G〆)で割ったときの剰余項が
データとして格納された第lROMテーブル、13+は
8ビフト清報のビット内容tアドレスとして、この清報
に8ビフト0を付加した16ビツト情報を生成多項式0
区)で割ったときの剰余項がデータとして格納され次第
2ROMテーブル、(4)15)は各FtOMテーブル
f2+131からの出力をラッチするラッチ回路、【6
)はRA Mlllから読み出されたブロック単位の情
報とラッチ回路(4)からの出力(剰余項)とを加算す
る加算器、(7JはRAM山のアドレスを指定するアド
レスuJ ?I11回路である。
次に、動作について説明する。
ラッチ回路(4)が初期リセットされ、アドレス制御回
路(7)にてアドレス1が指定されると%RAM11+
に格納された第1ブロツクの情報51oOが選択され、
加算器(6)の入方端子工に入力される。このとき、上
述したようにラッチ回路+41は初期リセツトされてい
るため、加算器(68の入力端子■には8ビツト0の情
報が印加されている。
路(7)にてアドレス1が指定されると%RAM11+
に格納された第1ブロツクの情報51oOが選択され、
加算器(6)の入方端子工に入力される。このとき、上
述したようにラッチ回路+41は初期リセツトされてい
るため、加算器(68の入力端子■には8ビツト0の情
報が印加されている。
従って、加算器+61の出力は81区)となり、第2R
OMテーブル(3Iの出力は8ピツトの情報B1(3)
をアドレスとする剰余項EEI 〆)となる。
OMテーブル(3Iの出力は8ピツトの情報B1(3)
をアドレスとする剰余項EEI 〆)となる。
次に、アドレス制御回路(7)の値がアドレス1からア
ドレス121に歩進するタイミングで2 ラッチ回路1
4+ic第2 ROMf−7”ル131O1ti力(剰
余項Ent(x)〕がラッチされ、この出力が加算器t
elの入力端子■に印加される。また1、アドレス制御
回路(71にてアドレス2が指定され几場合には、RA
lvht+から読み出された第2ブロツクの情報B2(
x)が加算器(6)の入力端子Iに入力されているため
、加算器(61の出力はFl(3)闘B1閃+KB1
体)となる。
ドレス121に歩進するタイミングで2 ラッチ回路1
4+ic第2 ROMf−7”ル131O1ti力(剰
余項Ent(x)〕がラッチされ、この出力が加算器t
elの入力端子■に印加される。また1、アドレス制御
回路(71にてアドレス2が指定され几場合には、RA
lvht+から読み出された第2ブロツクの情報B2(
x)が加算器(6)の入力端子Iに入力されているため
、加算器(61の出力はFl(3)闘B1閃+KB1
体)となる。
以下、同様に上記動作を繰り返す訳であるが、加算器(
6)の入出力関係を表1に示す。
6)の入出力関係を表1に示す。
表 1
表1より明らかな如くアドレス制御回路(7)にてアド
レス8が指定されると、加算器+6+の出力としテt4
F 7CK)−8a(x)+K y 6(x)が得られ
る。斯る加算器(6)からの出力Fy6rO’eアドレ
スとしてM1f’tOMテーブル(x)を参照して剰余
項Dシフ(3)(これが、求めるシンドローム値となる
)を得る。
レス8が指定されると、加算器+6+の出力としテt4
F 7CK)−8a(x)+K y 6(x)が得られ
る。斯る加算器(6)からの出力Fy6rO’eアドレ
スとしてM1f’tOMテーブル(x)を参照して剰余
項Dシフ(3)(これが、求めるシンドローム値となる
)を得る。
尚1本発明を具現化する回路の一例として、第3図図示
の回路の場合につき説明したが1本発明は斯る回路に限
定されるものではない。
の回路の場合につき説明したが1本発明は斯る回路に限
定されるものではない。
(ト) 発明の効果
本発明に依れば、BCH符号の後金回路において、nピ
ット長の受信信号列V(x)からシンドロームを算出す
る方式であって、前記nビット信号列を生成多項式G0
0の次数tに対してm≧Lなる条件を満足するmビット
長のN個のブロック(N■n/m:rm、小数点は切り
上げ]に分割する第1の過程と、MSBに対応するmビ
フ)長の第1情報ブロツクB1(xiに対してmビット
0を付加した情報(Bt(x)・Xm〕を生成多項式G
(x)で割った剰余項EB1閃を求める第2の過程と、
剰余項EB1体)と次の情報ブロックとを加算すること
によりmビットの加算値F100を求める第5の過程と
。
ット長の受信信号列V(x)からシンドロームを算出す
る方式であって、前記nビット信号列を生成多項式G0
0の次数tに対してm≧Lなる条件を満足するmビット
長のN個のブロック(N■n/m:rm、小数点は切り
上げ]に分割する第1の過程と、MSBに対応するmビ
フ)長の第1情報ブロツクB1(xiに対してmビット
0を付加した情報(Bt(x)・Xm〕を生成多項式G
(x)で割った剰余項EB1閃を求める第2の過程と、
剰余項EB1体)と次の情報ブロックとを加算すること
によりmビットの加算値F100を求める第5の過程と
。
加算値F 1(K)に対してmビット0を付加した情報
(F 1(x)・Xm)t−生成多項式G(x)で割っ
た剰余項EF!¥OOを求める第4の過程と2M3及び
第4の過程と同等の過程を(N−13回反復して得られ
次加算値FH−dX)’e生成多項弐G(K)で割った
剰余項In)を求めることにより受信信号7区)のシン
ドローム値を得るfR5の過程を有するので、N回の平
原でシンドロームが求められ、従来のシンドロームの算
出と比較して演算時間’il/m に需給することが
出来る。
(F 1(x)・Xm)t−生成多項式G(x)で割っ
た剰余項EF!¥OOを求める第4の過程と2M3及び
第4の過程と同等の過程を(N−13回反復して得られ
次加算値FH−dX)’e生成多項弐G(K)で割った
剰余項In)を求めることにより受信信号7区)のシン
ドローム値を得るfR5の過程を有するので、N回の平
原でシンドロームが求められ、従来のシンドロームの算
出と比較して演算時間’il/m に需給することが
出来る。
第1図は受信信号をN個のブロックに分割する過程全説
明するのに供する因で、同図(a)はn/mが整数の場
合を示す図、同図の)はn/mが割り切れない場合を示
す図、@2図は本発明の詳細な説明するのに供する図で
、同図(a)はN個に分割された受信信号列を示す図、
同図[有])(C)は夫々演算処理過程における受信信
号列を示す図、第3図は本発明を達成する回路の一実施
例を示す因、84図は従来例を示す図である。 巾・・・RAM1(x)13+・・・ROMテーブル、
(4)f5+・・・ラッチ回路%(6;・・・加算器。
明するのに供する因で、同図(a)はn/mが整数の場
合を示す図、同図の)はn/mが割り切れない場合を示
す図、@2図は本発明の詳細な説明するのに供する図で
、同図(a)はN個に分割された受信信号列を示す図、
同図[有])(C)は夫々演算処理過程における受信信
号列を示す図、第3図は本発明を達成する回路の一実施
例を示す因、84図は従来例を示す図である。 巾・・・RAM1(x)13+・・・ROMテーブル、
(4)f5+・・・ラッチ回路%(6;・・・加算器。
Claims (1)
- (1)BCH符号の復号回路において、nビット長の受
信信号列V(x)からシンドロームを算出する方式であ
って、前記nビット信号列を生成多項式G(x)の次数
lに対してm≧lなる条件を満足するmビット長のN個
のブロック(N=n/m:尚、小数点は切り上げ)に分
割する第1の過程と、MSBに対応するmビット長の第
1情報ブロックB_1(x)に対してmビット0を付加
した情報〔B_1(x)・X^m〕を生成多項式G(x
)で割った剰余項E_B__1(x)を求める第2の過
程と、剰余項E_B__1(x)と次の情報ブロックと
を加算することによりmビットの加算値F_1(x)を
求める第3の過程と、加算値F_1(x)に対してmビ
ット0を付加した情報〔F_1(x)・X^m〕を生成
多項式G(x)で割った剰余項E_F__1(x)を求
める第4の過程と、第3及び第4の過程と同等の過程を
(N−1)回反復して得られた加算値F_N_−_1(
x)を生成多項式G(x)で割った剰余項D(x)を求
めることにより受信信号V(x)のシンドローム値を得
る第5の過程を有することを特徴とするBCH符号の復
号方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13215585A JPS61289731A (ja) | 1985-06-18 | 1985-06-18 | Bch府号の復号方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13215585A JPS61289731A (ja) | 1985-06-18 | 1985-06-18 | Bch府号の復号方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61289731A true JPS61289731A (ja) | 1986-12-19 |
Family
ID=15074645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13215585A Pending JPS61289731A (ja) | 1985-06-18 | 1985-06-18 | Bch府号の復号方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61289731A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997013328A1 (fr) * | 1995-10-03 | 1997-04-10 | Matsushita Electric Industrial Co., Ltd | Dispositifs et procedes de codage/decodage des corrections d'erreurs |
-
1985
- 1985-06-18 JP JP13215585A patent/JPS61289731A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997013328A1 (fr) * | 1995-10-03 | 1997-04-10 | Matsushita Electric Industrial Co., Ltd | Dispositifs et procedes de codage/decodage des corrections d'erreurs |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60213131A (ja) | デジタル通信システムのエラ−検出及び補正のためのパリテイ及びシンドロ−ム発生装置 | |
JPH0713742A (ja) | 乗算装置 | |
CN107239362B (zh) | 一种并行crc校验码的计算方法及系统 | |
WO1999040508A1 (en) | Fast adder/subtractor for signed floating point numbers | |
US20050086571A1 (en) | Data processing system and method | |
US8166085B2 (en) | Reducing the latency of sum-addressed shifters | |
JPWO2006022089A1 (ja) | 乗算装置 | |
JPH0545982B2 (ja) | ||
EP1427109A2 (en) | Apparatus and method of calculating a cyclic redundancy check value for a multi bit input data word | |
US3842250A (en) | Circuit for implementing rounding in add/subtract logic networks | |
JPS61289731A (ja) | Bch府号の復号方式 | |
EP0991196B1 (en) | Method of correcting lost data and circuit thereof | |
JPH0241032A (ja) | 誤り訂正装置 | |
WO2007074708A1 (ja) | 畳み込み符号化器、通信装置、及び畳み込み符号化方法 | |
US5150321A (en) | Apparatus for performing serial binary multiplication | |
JPH0793134A (ja) | 乗算器 | |
US7287207B2 (en) | Method and apparatus for computing parity characters for a codeword of a cyclic code | |
JPS6251831A (ja) | Bch符号の符号化或は復号方式 | |
JP2622957B2 (ja) | Bch符号の符号化及び復号化方法 | |
JP2000020332A (ja) | パリティ生成方法 | |
JP3521558B2 (ja) | 伝送装置 | |
JPS623619B2 (ja) | ||
JPH1115641A (ja) | 冗長2進加算器を用いた乗算装置 | |
JP3803653B2 (ja) | 乗算処理装置 | |
SU1363310A1 (ru) | Устройство дл сдвига информации |