JPS61289433A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS61289433A
JPS61289433A JP13237485A JP13237485A JPS61289433A JP S61289433 A JPS61289433 A JP S61289433A JP 13237485 A JP13237485 A JP 13237485A JP 13237485 A JP13237485 A JP 13237485A JP S61289433 A JPS61289433 A JP S61289433A
Authority
JP
Japan
Prior art keywords
processing
task
interrupt
event
system call
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13237485A
Other languages
English (en)
Other versions
JPH0556539B2 (ja
Inventor
Hajime Sakuma
肇 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13237485A priority Critical patent/JPS61289433A/ja
Publication of JPS61289433A publication Critical patent/JPS61289433A/ja
Publication of JPH0556539B2 publication Critical patent/JPH0556539B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マルテタスキノグを行なう情報処理装置に関
して、特にオペレーティングシステムの実現方法に関す
るものである。
〔従来の技術〕
マルチタスー?7グは、システム全体の処理効率を向上
させるためプログラムを複数のタスクに分割し、各タス
クを時分割に実行させることで実現している。通常これ
はオペレーティングシステムの基本的機能であり、タス
クが切替れるのは、各タスクからオペレーティングシス
テムに対する処理要求(以下システムコール)が発行さ
れた場合、または割込みによる場合などが考えられる、
マルチタスキ7グの実行環境では、各タスクは一般的に
は、第4図に示すように実行状態、実行可能状態、待ち
状態をと9、これらの状態はオペレーティングシステム
により制御される。実行状態とはある時点では唯一存在
し、中央処理装置を専有する。実行可能状態は実行する
ための総ての条件は揃ってはいるが優先順位の関係で実
行状態になれずにいる状態、待ち状態は他のタスクの処
理待ち、他のタスクからのメツセージ待ちなどの要因で
、実行可能状態に遷移出来ずにいる状態である。システ
ムコールや外部割込(以下これらを総称して事象と呼ぶ
)などで各タスクの状態が変化しマルチタスキノグを実
現する。第5図は割込処理とシステムコールの関係を示
し九図で、図中の数字は処理の手順を示している。タス
ク人の走行中lのtNTO点で割込が入り、制御は割込
処理2に移る。割込処理中2ではデータの収集作業を行
ないメツセージとしてシステムコール5Y81”?’メ
セージ送信を行なった場合、オペレーティングシステム
は一度送信されたメツセージを受は取り、もしメツセー
ジ受信待ちを待ち状態のタスクが存在した場合、そのタ
スクを実行可能状態にし几後、優先順位が最も高いタス
クを選択し実行状態とする0本例で、タスクBがメツセ
ージ待ち状態であり、且つタスク人より優先度が高い場
合、システムコールSY81の実行でタスクBに制御が
移ることになり処理3t−実行する。実行後、システム
コールSYS 2でタスクBの終了処理をオペレーティ
ングシステムが実行しt後、割込処理の継続処理4へ制
御を渡す。処理4では割込処理で実行すべき処理t−続
行し九後、割込処理からの復帰要求システムコールRE
TI を発行し割込処理を終了スる。オペレーティング
システムは割込まれ几箇所に制御を戻し、タスク人は継
続処理5を実行する。この様に割込処理中でタスク状態
の遷移を引き起こすシステムコールを発行し九場合には
前述した様な処理の流れをとることが一般的である。
〔発明が解決しようとする問題点〕
上述し皮様に、通常のオペレーティングシステムでは、
第5図に示したように割込処理中で発行するシステムコ
ールは、その種類によっては、タスク状態の遷移を誘発
する場合があり、割込処理中でシステムコールを発行す
ると、本来緊急を要する割込処理の一部の処理(第5図
の場合、継続処理4)が割込を受けたタスク人の優先順
位やタスク状態に左右され、その処理が後廻しになる可
能性が存在するという欠点を有していた。特に本例のよ
うにメツセージを送信するだけで、処理を継続し几い時
に他に制御が移ると問題も多い。ま九この欠点全回避し
、第6図に示すように、割込処理中のシステムコールS
YS 1でタスクの状態遷移を起こすような事象が発生
しても保留し、処理3を継続して行ない、割込処理から
抜けるシステムコール凡ETI (D実行で事象を受は
付ける処理とするためには、割込処理の先頭で割込中で
あること金示すソフトウェア的フラグにより記述し、オ
ペレーティングシステムがシステムコールの処理でその
フラグを判定しタスク状態の遷移を一時保留するなどの
ソフトウェア処理を行なうことで実現する方法をとらな
ければならずアプリケージ四ノブログラム、オペレーテ
ィングシステム共にソフトウェア処理に負担がかかり過
ぎる欠点がある。あるいは、この様な複雑な処理を避け
るために、割込処理中で使用できるシステムコールに制
限を設け、割込処理中にタスクの状態遷移を起こす様な
事象の発生を禁止しているシステムもめるが、システム
構成の柔軟性を欠くという問題を含んでいる。
〔問題点を解決する九めの手段〕
本発明は、マルチタスキ7グを実現する処理装置におい
て、割込処理中や割込処理中でないかを判定する第1の
手段と該第1の手段から、割込処理中に発行されたシス
テムコールの処理の一部を保留し、該保留情報を保持す
る第2の手段を備え、割込処理の終了を告げるシステム
コールの実行で、前記第2の手段を判定し、保留情報に
応じた保留処理を行なうことを特徴としている。
〔実施例〕
本発明について図面を参照して説明する。
第1図は、本発明の一冥施例によるハードウェア構成図
である。割込制御部lは内外の割込を検知し、優先順位
などの判定をした後割込として受けつける。割込判定部
4は割込制御部lが割込を受は付けてから、割込処理終
了のシステムコールがオペレーティングシステムに発せ
られるまで、割込処理であることを示す情報を保持する
。システムコール実行部3は実際に各システムコールを
実行する九めの部分である。システムコール判定部2は
種々のシステムコールに応じてシステムコール実行部3
に信号を発生する。事象保留制御部6は、システムコー
ル実行部3から起動を受け、保留情報レジスタ5に必要
な情報を書き込む処理を行なう。以下具体的な処理手順
を示す。第2図は、第6図における割込処理中のシステ
ムコール8YSlがオペレーティングシステムへのメツ
セージ送信で6つ几場合のオペレーティングシステムの
処理を示している。°処理ではオペレーティングシステ
ムが一度メッセージを受取り、メツセージ待ちタスクが
ある場合にはメツセージを送信する。その後割込判定部
の状態を検知し、割込中でなければタスク状態の遷移を
起こすが、割込中である場合、事象保留制御部6へ制御
を渡す。事象保留制御部6は事象の種類に応じて保留情
報レジスタ5に事象の種a′t−書き込む。事象の種類
を記憶するだけで、処理は行なわない几め、タスク状態
の遷移金起こさず、第6図における処理3の実行に即移
行することが出来る。第3図は、割込中からの復帰シス
テムコール几ETIO処理を示している。BETT の
処理では、第1図、保留情報レジスタ5の内容を判定し
、保留情報がない時は、割込判定部4をクリアし、通常
の割込処理ルーチンからの復帰処理を行なう。保留情報
が存在した場合、保留情報レジスタ5の内容に応じた処
理を行ない、タスク状態の遷移を起こし、実行可能状態
のタスク中1)1!−選択し、実行状態とする。その後
割込判定部4t−クリアし几後、割込処理から復帰する
。従って割込処理からの復帰する九めのシステムコール
の実行により初めてタスク状態の変化が起こり、第6図
で示すようにタスクBへ制御が移り処理4を実行するこ
とになる。
〔発明の効果〕
以上説明したように本発明は、割込中であるか否かを識
別する手段と、事象の発生を保留する九めの手段をハー
ドウェアで実現することにより、割込処理を割込時点の
タスクの状態を意識せず記述することができ、しかも状
態遷移を起こすか否かを意識することなくシステムコー
ルを割込処理O中で記述することが可能でアプリケ−シ
ーンプログラムの組み安さは格段と向上する。また簡単
なハードウェアで実現することが可能でマイクロコンピ
ュータなどLSI化に際しても十分対応がとれる。ま几
オペレーティングシステムの設計が本発明の機構を利用
することで簡単になり、従来ソフト処理だけに頼り九場
合の処理の複雑さやアプリケージ1ノブログラムへの負
担などから生じる信頼性の低下を回避することが可能と
なる。
【図面の簡単な説明】
第1図は本発明の一実施例でハードウェア構成のブロッ
ク図である。 1・・・・・・割込制御部、2・・・・・・システムコ
ール判定部、3・・・・・・システムコール実行部、4
・・・・・・割込判定部、5・・・・・・保留情報レジ
スタ、6・・・・・・事象保留制御部、 第2図はメツセージ送信のシステムコール処理フロー図
である。第3図は割込からの復帰システムコール処理フ
ロー図である。第4図はタスク状態遷移図、第5図は従
来例における割込処理とシステムコールの関係を示した
図、第6図は本実施例における割込処理とシステムコー
ルの関係を示し九図である。 タスクA       かIと処理      クス7
B豪に回(悦剥刈) タスクA          宇り込処理      
タスクD猶乙頂

Claims (1)

    【特許請求の範囲】
  1. プログラムを細い処理単位(以下、タスク)に分割し、
    時分割に該タスクを中央処理装置に割り当て多重に処理
    を行なう方式(以下、マルチタスキング)を実行する処
    理装置において、割込処理中か割込処理中でないかを判
    定する第1の手段と、該第1の手段から割込処理中に発
    行されたオペレーティングシステムへの処理要求の処理
    の一部を保留し、該保留情報を保持する第2の手段とを
    備え、割込処理の終了を告げるオペレーティングシステ
    ムへの処理要求の実行で、前記第2の手段を判定し、保
    留情報に応じた保留処理を行なうことを特徴とする情報
    処理装置。
JP13237485A 1985-06-18 1985-06-18 情報処理装置 Granted JPS61289433A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13237485A JPS61289433A (ja) 1985-06-18 1985-06-18 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13237485A JPS61289433A (ja) 1985-06-18 1985-06-18 情報処理装置

Publications (2)

Publication Number Publication Date
JPS61289433A true JPS61289433A (ja) 1986-12-19
JPH0556539B2 JPH0556539B2 (ja) 1993-08-19

Family

ID=15079876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13237485A Granted JPS61289433A (ja) 1985-06-18 1985-06-18 情報処理装置

Country Status (1)

Country Link
JP (1) JPS61289433A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6414638A (en) * 1987-07-08 1989-01-18 Nec Corp Information processor
JPH03100834A (ja) * 1989-09-14 1991-04-25 Nec Corp 例外処理方式

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4990463A (ja) * 1972-12-28 1974-08-29
JPS51138356A (en) * 1975-05-26 1976-11-29 Mitsubishi Electric Corp Priority interruption control circuit
JPS59163647A (ja) * 1983-03-09 1984-09-14 Hitachi Ltd タスク管理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4990463A (ja) * 1972-12-28 1974-08-29
JPS51138356A (en) * 1975-05-26 1976-11-29 Mitsubishi Electric Corp Priority interruption control circuit
JPS59163647A (ja) * 1983-03-09 1984-09-14 Hitachi Ltd タスク管理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6414638A (en) * 1987-07-08 1989-01-18 Nec Corp Information processor
JPH03100834A (ja) * 1989-09-14 1991-04-25 Nec Corp 例外処理方式

Also Published As

Publication number Publication date
JPH0556539B2 (ja) 1993-08-19

Similar Documents

Publication Publication Date Title
KR100501289B1 (ko) 입력/출력 서브-프로세서와의 비동기 인터페이스를 통한 입력/출력 성능 개선 방법
US5161226A (en) Microprocessor inverse processor state usage
EP0359384B1 (en) Queued posted-write disk write method and apparatus with improved error handling
US5666523A (en) Method and system for distributing asynchronous input from a system input queue to reduce context switches
JPH08171494A (ja) マルチスレッドプロセッサ
JP3970609B2 (ja) プロセッサシステム
JPS63310051A (ja) プログラム入出力命令を含む入出力プロセスの実行方法および装置
JPS61289433A (ja) 情報処理装置
US8694999B2 (en) Cooperative scheduling of multiple partitions in a single time window
JP2585905B2 (ja) マルチタスク実行装置
JPH0668725B2 (ja) データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法
JPH09160790A (ja) タスクスケジュール装置及びタスクスケジュール方法
JP2676034B2 (ja) プロセッサブロッキングの影響を減少する装置
JPH06187171A (ja) 割込みにおけるスケジューリング方式
JPH0219494B2 (ja)
JP2001229038A (ja) マルチオペレーテング計算機システム
JPH05204867A (ja) 対称型マルチプロセッサシステムにおけるタイマ割込み制御方式
JP2000029850A (ja) オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法
JPH06274436A (ja) データ転送方式
JPH04195539A (ja) システムコール処理方式
JPS61166670A (ja) サ−ビスプロセツサバス切り替え方式
JPH0683640A (ja) 割込応答処理方式
JPS6136850A (ja) 入出力割込通知方式
JPH03223955A (ja) 情報処理システム
JP2549410B2 (ja) 主記憶参照順序制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees