JPS6128405Y2 - - Google Patents

Info

Publication number
JPS6128405Y2
JPS6128405Y2 JP13516979U JP13516979U JPS6128405Y2 JP S6128405 Y2 JPS6128405 Y2 JP S6128405Y2 JP 13516979 U JP13516979 U JP 13516979U JP 13516979 U JP13516979 U JP 13516979U JP S6128405 Y2 JPS6128405 Y2 JP S6128405Y2
Authority
JP
Japan
Prior art keywords
transistor
collector
amplifier transistor
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13516979U
Other languages
Japanese (ja)
Other versions
JPS5653803U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13516979U priority Critical patent/JPS6128405Y2/ja
Publication of JPS5653803U publication Critical patent/JPS5653803U/ja
Application granted granted Critical
Publication of JPS6128405Y2 publication Critical patent/JPS6128405Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Superheterodyne Receivers (AREA)

Description

【考案の詳細な説明】 本考案はテレビジヨン受像機の電子同調チユー
ナに用いられる中間周波増幅回路に係り、特に、
トランジスタによるばらつきを補正して出力波形
特性を安定にした中間周波増幅回路に関する。
[Detailed Description of the Invention] The present invention relates to an intermediate frequency amplification circuit used in an electronically tuned tuner of a television receiver.
The present invention relates to an intermediate frequency amplifier circuit that stabilizes output waveform characteristics by correcting variations caused by transistors.

従来、テレビジヨン受像機の電子同調チユーナ
の出力波形は第1図aに示すように単峰ぎみにな
つたり、第1図cに示すようにダブルハンプ特性
となつたりして、第1図bに示すような所望の標
準的特性と異なり不安定である。そのため、テレ
ビジヨン受像機の画質のばらつき要因となる。こ
の原因は電子同調チユーナのバツフアアンプ用ト
ランジスタおよびポストアンプ用トランジスタの
入力容量Cinのばらつきであり、この入力容量
Cinのばらつきは上記2個のトランジスタのトラ
ンジシヨン周波数T、または直流電流増幅率h
FEと相関関係があり、これを第2図に示す。第2
図で一点鎖線Aはバツフアアンプ用トランジスタ
の特性、実線Bはポストアンプ用トランジスタの
特性である。これらの特性は第1図a,cに示す
ような出力波形に影響する欠点があつた。
Conventionally, the output waveform of the electronic tuning tuner of a television receiver has a monopeak as shown in Fig. 1a, a double hump characteristic as shown in Fig. 1c, and a waveform as shown in Fig. 1b. It is unstable, unlike the desired standard properties as shown in . Therefore, this becomes a cause of variations in image quality of television receivers. The cause of this is the variation in the input capacitance Cin of the buffer amplifier transistor and post amplifier transistor of the electronically tuned tuner, and this input capacitance
The variation in Cin is determined by the transition frequency T of the above two transistors or the DC current amplification factor h.
There is a correlation with FE , which is shown in Figure 2. Second
In the figure, the dashed line A is the characteristic of the buffer amplifier transistor, and the solid line B is the characteristic of the post amplifier transistor. These characteristics had the disadvantage of affecting the output waveforms as shown in FIGS. 1a and 1c.

本考案は上記の事情に鑑みてなされたもので、
簡単な回路により、トランジスタの入力容量のば
らつきを補正して出力波形特性を安定にした中間
周波増幅回路を提供することを目的とする。
This idea was made in view of the above circumstances.
It is an object of the present invention to provide an intermediate frequency amplification circuit that corrects variations in input capacitance of transistors and stabilizes output waveform characteristics using a simple circuit.

以下図面を参照して本考案の実施例を詳細に説
明する。第3図は本考案の一実施例を示し、信号
入力端20にはカスコードミクサ回路1の入力端
が接続され、このカスコードミクサ回路1の出力
端には出力同調回路2の入力端が接続される。こ
の出力同調回路2の出力端はバツフアアンプ用ト
ランジスタ3のベースが接続される。前記トラン
ジスタ3はエミツタが抵抗7を介して接地され、
コレクタが直流阻止用コンデンサ13を介してポ
ストアンプ用トランジスタ4のベースに接続され
る。このトランジスタ4のベースは抵抗9を介し
て接地されると共に抵抗10を介して負極が接地
された直流電源15の正極に接続され、この直流
電源15の正極は抵抗8を介して前記トランジス
タ3のコレクタに接続される。前記トランジスタ
4のエミツタは直流阻止用コンデンサ17を介し
てチユーナ出力端5に接続されると共に抵抗12
を介して接地される。前記トランジスタ4のコレ
クタはコンデンサ16を介して接地されると共に
抵抗6を介して前記トランジスタ3のベースに接
続される。前記トランジスタ4のコレクタは抵抗
11を介して直流電源15の正極に接続され、こ
の直流電源15の正極はコンデンサ14を介して
接地される。
Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 3 shows an embodiment of the present invention, in which the input end of a cascode mixer circuit 1 is connected to the signal input end 20, and the input end of an output tuning circuit 2 is connected to the output end of the cascode mixer circuit 1. Ru. The output terminal of this output tuning circuit 2 is connected to the base of a buffer amplifier transistor 3. The emitter of the transistor 3 is grounded via a resistor 7,
A collector is connected to the base of a post-amplifier transistor 4 via a DC blocking capacitor 13. The base of this transistor 4 is grounded via a resistor 9 and connected via a resistor 10 to the positive terminal of a DC power supply 15 whose negative terminal is grounded. Connected to the collector. The emitter of the transistor 4 is connected to the tuner output terminal 5 via a DC blocking capacitor 17 and a resistor 12.
grounded through. The collector of the transistor 4 is grounded via a capacitor 16 and connected to the base of the transistor 3 via a resistor 6. The collector of the transistor 4 is connected to the positive terminal of a DC power supply 15 via a resistor 11, and the positive terminal of the DC power supply 15 is grounded via a capacitor 14.

すなわち、バツフアアンプ用トランジスタ3に
直流電流増幅率hFEが標準値のトランジスタが使
用され、ポストアンプ用トランジスタ4に直流電
流増幅率hFEの大きいものと小さいものが使用さ
れたとする。今、ポストアンプ用トランジスタ4
の直流電流増幅率hFE大きい時、電流は多く流れ
るので、抵抗1により電圧降下は大きくなり、ト
ランジスタ4のコレクタ電位は低下する。而し
て、前記トランジスタ4のコレクタより高抵抗6
を介しそて前記トランジスタ3のベースに電圧が
供給されているので、前記トランジスタ3のベー
ス電位が低下し、トランジスタ3に流れるエミツ
タ電流IEは減少する。このエミツタ電流IEが減
少すると、第4図に示すようにトランジスタ3の
入力容量Cinは増加する。すなわち、トランジス
タ4の直流電流増幅率hFEが大きい場合は、トラ
ンジスタ4の入力容量が減少するが、逆にトラン
ジスタ3の入力容量が増加するので出力波形に与
える影響は相殺される。
That is, it is assumed that a transistor with a standard DC current amplification factor h FE is used as the buffer amplifier transistor 3, and a transistor with a large DC current amplification factor h FE and a transistor with a small DC current amplification factor h FE is used as the post amplifier transistor 4. Now, post amplifier transistor 4
When the DC current amplification factor h FE is large, a large amount of current flows, so the voltage drop due to the resistor 1 becomes large and the collector potential of the transistor 4 decreases. Therefore, the resistor 6 has a higher resistance than the collector of the transistor 4.
Since a voltage is supplied to the base of the transistor 3 through the transistor 3, the base potential of the transistor 3 decreases, and the emitter current I E flowing through the transistor 3 decreases. When this emitter current I E decreases, the input capacitance Cin of the transistor 3 increases as shown in FIG. That is, when the DC current amplification factor h FE of the transistor 4 is large, the input capacitance of the transistor 4 decreases, but conversely, the input capacitance of the transistor 3 increases, so that the influence on the output waveform is canceled out.

一方、トランジスタ4の直流電流増幅率hFE
小さい場合は、トランジスタ4の入力容量が増加
するが、逆にトランジスタ3の入力容量が減少し
て出力波形に与える影響は相殺される。
On the other hand, when the DC current amplification factor h FE of the transistor 4 is small, the input capacitance of the transistor 4 increases, but the input capacitance of the transistor 3 decreases, and the influence on the output waveform is canceled out.

以上述べたように本考案によれば、簡単な回路
により、トランジスタの入力容量のばらつきを補
正して出力波形特性を安定にした電子同調チユー
ナの中間周波増幅回路を提供することができる。
したがつて、特にテレビジヨン受像機に用いて好
適するものである。
As described above, according to the present invention, it is possible to provide an intermediate frequency amplifier circuit for an electronically tuned tuner that corrects variations in input capacitance of transistors and stabilizes output waveform characteristics using a simple circuit.
Therefore, it is particularly suitable for use in television receivers.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の電子同調チユーナの出力波形を
示す図、第2図は従来の中間周波増幅回路のトラ
ンジスタの入力容量特性を示す図、第3図は本考
案の一実施例を示す回路図、第4図はトランジス
タのエミツタ電流に対する入力容量の一例を示す
特性図である。 1……カスコードミクサ、2……出力同調回
路、3……バツフアアンプ用トランジスタ、4…
…ポストアンプ用トランジスタ、6……抵抗、1
3……直流阻止用コンデンサ、15……直流電
源。
Fig. 1 is a diagram showing the output waveform of a conventional electronic tuning tuner, Fig. 2 is a diagram showing the input capacitance characteristics of a transistor in a conventional intermediate frequency amplifier circuit, and Fig. 3 is a circuit diagram showing an embodiment of the present invention. , FIG. 4 is a characteristic diagram showing an example of input capacitance with respect to emitter current of a transistor. 1...Cascode mixer, 2...Output tuning circuit, 3...Buffer amplifier transistor, 4...
...Transistor for post amplifier, 6...Resistor, 1
3...DC blocking capacitor, 15...DC power supply.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] ベースにミクサ回路からの出力が供給されるエ
ミツタ接地のバツフアアンプ用トランジスタと、
このトランジスタのコレクタにコンデンサを介し
てベースが接続されたコレクタ接地のポストアン
プ用トランジスタと、このトランジスタのコレク
タと前記バツフアアンプ用トランジスタのベース
との間に接続された抵抗と、前記ポストアンプ用
トランジスタのコレクタと直流電源間に接続され
た抵抗と、前記ポストアンプ用トランジスタのエ
ミツタから出力を取り出す手段とを具備すること
を特徴とする電子同調チユーナの中間周波増幅回
路。
A buffer amplifier transistor whose emitter is grounded and whose base is supplied with the output from the mixer circuit;
a common-collector post-amplifier transistor whose base is connected to the collector of the transistor via a capacitor; a resistor connected between the collector of this transistor and the base of the buffer amplifier transistor; An intermediate frequency amplification circuit for an electronically tuned tuner, comprising a resistor connected between a collector and a DC power source, and means for taking out an output from the emitter of the post amplifier transistor.
JP13516979U 1979-09-29 1979-09-29 Expired JPS6128405Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13516979U JPS6128405Y2 (en) 1979-09-29 1979-09-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13516979U JPS6128405Y2 (en) 1979-09-29 1979-09-29

Publications (2)

Publication Number Publication Date
JPS5653803U JPS5653803U (en) 1981-05-12
JPS6128405Y2 true JPS6128405Y2 (en) 1986-08-23

Family

ID=29366720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13516979U Expired JPS6128405Y2 (en) 1979-09-29 1979-09-29

Country Status (1)

Country Link
JP (1) JPS6128405Y2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007026572A1 (en) * 2005-08-30 2009-03-26 パナソニック株式会社 Low noise amplifier circuit and receiving system
JP6235395B2 (en) * 2014-03-28 2017-11-22 日本電信電話株式会社 Emitter follower circuit

Also Published As

Publication number Publication date
JPS5653803U (en) 1981-05-12

Similar Documents

Publication Publication Date Title
JPS5879342A (en) Transisterized amplifying and mixing input stage for radio frequency receiver
JPS6128405Y2 (en)
JPS626728Y2 (en)
JPS5834492Y2 (en) voltage supply circuit
JPH0113453Y2 (en)
JPH0332097Y2 (en)
JPH0449701Y2 (en)
JPS6042497Y2 (en) muting circuit
JPS6012381Y2 (en) Image quality adjustment circuit
JPS6211105Y2 (en)
JPS6153907B2 (en)
JPH0617382Y2 (en) CRT bias supply device
JPH0450700Y2 (en)
JPS639148Y2 (en)
JPS641783Y2 (en)
JPS6244602Y2 (en)
JPH0349460Y2 (en)
KR800001064Y1 (en) Automatic gain control circuit
JPH0419881Y2 (en)
KR890003222B1 (en) Integrated circuit for composite synchronizing signal separation and high frequence digital synchronizing separation
JPH0122288Y2 (en)
JP2600890B2 (en) Pulse edge extension circuit
JPS5811081Y2 (en) audio circuit
JPH0516789Y2 (en)
JPH07123294A (en) Video output circuit