JPH0449701Y2 - - Google Patents
Info
- Publication number
- JPH0449701Y2 JPH0449701Y2 JP1987135172U JP13517287U JPH0449701Y2 JP H0449701 Y2 JPH0449701 Y2 JP H0449701Y2 JP 1987135172 U JP1987135172 U JP 1987135172U JP 13517287 U JP13517287 U JP 13517287U JP H0449701 Y2 JPH0449701 Y2 JP H0449701Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output terminal
- constant voltage
- generated
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000013459 approach Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】 本考案は定電圧発生回路に関するものである。[Detailed explanation of the idea] The present invention relates to a constant voltage generating circuit.
従来からある定電圧発生回路の一例を第１図の
回路図に示す。 An example of a conventional constant voltage generating circuit is shown in the circuit diagram of FIG.
この図において、Ａは誤差増幅器（以下AMP
という）であり、その出力は抵抗R1の一端に接
続され、この抵抗R1の他端は抵抗R2を介して接
地端に接続され、抵抗R1と抵抗R2の接続点から
AMPの負入力端に接続され、AMPの正電源端子
は電源供給端子Vceに接続される。このAMPの
出力端は抵抗R3を介してツエナーダイオードZ1
のカソード端に接続され、このツエナーダイオー
ドZ1のアノードは接地端に接続する。又、抵抗
R3とツエナーダイオードZ1のカソードとの接続
点からAMPの正入力端に接続する。AMPの負電
源端子は接地端に接続する。 In this figure, A is an error amplifier (hereinafter AMP
), whose output is connected to one end of resistor R 1 , the other end of this resistor R 1 is connected to the ground terminal via resistor R 2 , and from the connection point of resistor R 1 and resistor R 2
It is connected to the negative input terminal of the AMP, and the positive power supply terminal of the AMP is connected to the power supply terminal Vce. The output end of this AMP is connected to a Zener diode Z 1 through a resistor R 3
The anode of this Zener diode Z1 is connected to the ground terminal. Also, resistance
Connect to the positive input terminal of AMP from the connection point between R 3 and the cathode of Zener diode Z 1 . Connect the negative power supply terminal of the AMP to the ground terminal.
この回路構成において、AMPの出力端には、
この出力電圧をVo，ツエナーダイオードのブレ
ークダウン電圧をVzとすると、次式で示される
安定した定電圧が得られる。 In this circuit configuration, at the output end of the AMP,
If this output voltage is Vo and the breakdown voltage of the Zener diode is Vz, a stable constant voltage can be obtained as shown by the following equation.
Vo＝R1＋R3／R2・Vz ……(1)
しかし、この回路構成において、AMPの特性
によつては(1)式で示した安定点に到達せず、出力
端電圧Voが接地電位のままで安定してしまう場
合があるが、その原因を以下説明する。 Vo=R 1 +R 3 /R 2・Vz...(1) However, in this circuit configuration, depending on the characteristics of the AMP, the stable point shown in equation (1) may not be reached, and the output voltage Vo may be lower than the ground. There are cases where the potential remains stable, and the reason for this will be explained below.
電源投入起動時において、AMPの正負両入力
端は、それぞれ抵抗R1，R2，R3を介して接地さ
れた状態になつており、AMPのオフセツト電圧
が、仮に負の極性をもつているとすると、（AMP
の回路構成にもよるが）出力はロウレベルとな
る。一度、出力がロウレベルになると、出力端
Voは前記のように接地電位で安定してしまい。
(1)式で示される所望の出力電圧が得られない場合
を生じるという欠点があつた。 When the power is turned on, both the positive and negative input terminals of the AMP are grounded through the resistors R 1 , R 2 , and R 3, respectively, and the offset voltage of the AMP temporarily has negative polarity. Then, (AMP
(depending on the circuit configuration), the output will be low level. Once the output becomes low level, the output terminal
As mentioned above, Vo becomes stable at ground potential.
There is a drawback that the desired output voltage shown by equation (1) may not be obtained.
本考案の目的は、上記の欠点の解決し、素子数
の増大を最少限におさえた起動回路つき定電圧発
生回路を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a constant voltage generating circuit with a starting circuit which solves the above-mentioned drawbacks and minimizes the increase in the number of elements.
本考案によれば、エミツタが共通に定電流源に
接続された第１および第２のトランジスタを有
し、反転入力端子と非反転入力端子とを有する差
動増幅部を備えた誤差増幅器と、前記誤差増幅器
の出力端子に生じる電圧を前記差動増幅部の前記
非反転入力端子に帰還する手段と、前記誤差増幅
器の前記出力端子に生じる電圧によつてバイアス
されて基準電圧を発生し、前記基準電圧を前記非
反転入力端子に印加する基準電圧発生回路と、前
記出力端子に生じる電圧を定電圧とし、かつ前記
定電圧の値を設定するために前記出力端子から前
記反転入力端子に電圧帰還を施す手段とを具備し
た定電圧発生回路において、前記第１および第２
のトランジスタのエミツタ面積比を前記出力端子
に前記定電圧と同符号のオフセツト電圧が生じる
ように設定し、これにより、起動に際し電源投入
と同時に前記出力端子に生じる電圧が前記定電圧
に漸近するように確実に発生しはじめるようにし
たことを特徴とする定電圧発生回路を得る。 According to the present invention, an error amplifier includes first and second transistors whose emitters are commonly connected to a constant current source, and includes a differential amplifier section having an inverting input terminal and a non-inverting input terminal; means for feeding back a voltage generated at the output terminal of the error amplifier to the non-inverting input terminal of the differential amplifier; and generating a reference voltage biased by the voltage generated at the output terminal of the error amplifier; a reference voltage generation circuit that applies a reference voltage to the non-inverting input terminal; and a voltage feedback circuit from the output terminal to the inverting input terminal to make the voltage generated at the output terminal a constant voltage and to set the value of the constant voltage. In the constant voltage generating circuit, the first and second
The emitter area ratio of the transistor is set so that an offset voltage of the same sign as the constant voltage is generated at the output terminal, so that the voltage generated at the output terminal asymptotically approaches the constant voltage at the same time as the power is turned on at startup. To obtain a constant voltage generating circuit characterized in that the voltage starts to be generated reliably at .
次に図面を用いて本考案をより詳細に説明す
る。 Next, the present invention will be explained in more detail using the drawings.
第２図は本考案の一実施例の回路図で、正のオ
フセツト電圧を発生させるようにした誤差増幅器
を示している。この図を参照すると、正信号（非
反転信号）および負信号（反転信号）の各入力端
を有する入力差動対トランジスタのPNPトラン
ジスタQ1，Q2のエミツタにはそれぞれ異なつた
値の抵抗Q4，Q5の一端を接続する。これら抵抗
Q4，Q5の他端は互いに接続され、はき出し型の
第１の電流源I1に接続される。これらトランジス
タQ1，Q2のコレクタにはNPNトランジスタQ3，
Q4がそれぞれ接続され、トランジスタQ3，Q4の
エミツタは接地される。そしてトランジスタQ3
のベースとコレクタとは短絡され、電流出力とな
るトランジスタQ4のコレクタは次段のNPNトラ
ンジスタQ5のベースに接続される。又、トラン
ジスタQ5のベース、コレクタ間には位相補償用
のコンデンサＣを接続し、そのコレクタにははき
出し型の第２の電流源I2を接続する。トランジス
タQ5のコレクタは、出力バツフアトランジスタ
として働くNPNトランジスタQ6のベースに接続
され、トランジスタQ6のコレクタは電源供給端
子に接続され、トランジスタQ6のエミツタが出
力端となる。 FIG. 2 is a circuit diagram of one embodiment of the present invention, showing an error amplifier adapted to generate a positive offset voltage. Referring to this figure, the emitters of PNP transistors Q 1 and Q 2 of the input differential pair transistors each having input terminals for a positive signal (non-inverted signal) and a negative signal (inverted signal) have resistors Q with different values. 4 , connect one end of Q5 . These resistances
The other ends of Q 4 and Q 5 are connected to each other and to the exposed type first current source I 1 . The collectors of these transistors Q 1 and Q 2 are connected to NPN transistors Q 3 and
Q 4 are connected to each other, and the emitters of transistors Q 3 and Q 4 are grounded. and transistor Q 3
The base and collector of the transistor Q4 are short-circuited, and the collector of the current output transistor Q4 is connected to the base of the next stage NPN transistor Q5 . Further, a phase compensation capacitor C is connected between the base and collector of the transistor Q5 , and a second exposed current source I2 is connected to the collector. The collector of transistor Q 5 is connected to the base of NPN transistor Q 6 which acts as an output buffer transistor, the collector of transistor Q 6 is connected to the power supply terminal, and the emitter of transistor Q 6 becomes the output terminal.
以上の構成により誤差増幅器Ａは、抵抗R4の
抵抗値を抵抗R5の抵抗値より小さくすることに
より、ほぼI1／２（R5−R4）のオフセツト電圧を持
たせることができる。ここで抵抗R4，R5がない
時の誤差増幅器のオフセツト電圧をVIOとすると、
VIO＋I1／２（R5−R4）＞０を満足するようにR5，
R4を選ぶことにより、電源投入起動時において
出力はハイレベルになろうとする。ここでこの誤
差増幅器を定電圧回路に適応するとAMPは確実
に起動して抵抗R1，R2によつて帰還がかかり所
望の安定な状態に達する。 With the above configuration, the error amplifier A can have an offset voltage of approximately I 1 /2 (R 5 -R 4 ) by making the resistance value of the resistor R 4 smaller than the resistance value of the resistor R 5 . Here, if the offset voltage of the error amplifier without resistors R 4 and R 5 is V IO , then
By selecting R 5 and R 4 so as to satisfy V IO +I 1 /2 (R 5 −R 4 )>0, the output tends to be at a high level when the power is turned on. When this error amplifier is applied to a constant voltage circuit, the AMP is reliably activated and feedback is applied by the resistors R 1 and R 2 to reach the desired stable state.
この実施例で用いた方法、すなわち値の異なつ
た抵抗R4，R5を挿入する方法は、ｇｍリダクシ
ヨンの効果もあり、位相補償用のコンデンサＣを
小さくすることも可能であり、この回路を集積回
路化した場合のチツプ面積の縮少化にも役立つ。 The method used in this example, that is, the method of inserting resistors R 4 and R 5 of different values, has the effect of gm reduction, and it is also possible to reduce the size of the phase compensation capacitor C, making it possible to use this circuit. It is also useful for reducing the chip area when integrated circuits are implemented.
なお、この実施例は、抵抗によるオフセツト電
圧発生回路を示したが、例えば、入力差動対トラ
ンジスタのエミツタ面積を非整合とすることによ
り正のオフセツト電圧をもたせることもできる。 Although this embodiment shows an offset voltage generating circuit using resistors, a positive offset voltage can also be provided by, for example, making the emitter areas of the input differential pair transistors non-matching.
このようにして正のオフセツト電圧をもたせて
起動させる誤差増幅器は定電圧回路のみならず、
例えばバンドギヤツプリフアレンス等の出力電圧
でもつて自分自身をバイアスする時にも応用でき
る。以上説明した如く、本発明によれば、誤差増
幅器に若干の素子を加えるだけで確実な起動を行
う定電圧回路が得られる。 Error amplifiers that are activated with a positive offset voltage in this way are used not only in constant voltage circuits, but also in
For example, it can also be applied when biasing itself with the output voltage of a band gear preference. As described above, according to the present invention, it is possible to obtain a constant voltage circuit that performs reliable startup by simply adding a few elements to the error amplifier.
第１図は従来の定電圧回路の回路図、第２図は
本考案の実施例の誤差増幅器の回路図である。
図において、Vce……直流電源端子、GND…
…接地端子、OUT……出力端子、Ａ……誤差増
幅器、R1〜R5……抵抗、Q1，Q2……PNPトラン
ジスタ、Q3〜Q6……NPNトランジスタ、Z1……
ツエナーダイオードである。
FIG. 1 is a circuit diagram of a conventional constant voltage circuit, and FIG. 2 is a circuit diagram of an error amplifier according to an embodiment of the present invention. In the figure, Vce...DC power supply terminal, GND...
...Ground terminal, OUT...Output terminal, A...Error amplifier, R1 to R5 ...Resistor, Q1 , Q2 ...PNP transistor, Q3 to Q6 ...NPN transistor, Z1 ...
It is a Zener diode.
Claims (1)
よび第２のトランジスタを有し、反転入力端子と
非反転入力端子とを有する差動増幅部を備えた誤
差増幅器と、前記誤差増幅器の出力端子に生じる
電圧を前記差動増幅部の前記非反転入力端子に帰
還する手段と、前記誤差増幅器の前記出力端子に
生じる電圧によつてバイアスされて基準電圧を発
生し、前記基準電圧を前記非反転入力端子に印加
する基準電圧発生回路と、前記出力端子に生じる
電圧を定電圧とし、かつ前記定電圧の値を設定す
るために前記出力端子から前記反転入力端子に電
圧帰還を施す手段とを具備した定電圧発生回路に
おいて、前記第１および第２のトランジスタのエ
ミツタ面積比を前記出力端子に前記定電圧と同符
号のオフセツト電圧が生じるように設定し、これ
により、起動に際し電源投入と同時に前記出力端
子に生じる電圧が前記定電圧に漸近するように確
実に発生しはじめるようにしたことを特徴とする
定電圧発生回路。 an error amplifier including first and second transistors whose emitters are commonly connected to a constant current source, and a differential amplifier section having an inverting input terminal and a non-inverting input terminal; and an output terminal of the error amplifier. means for feeding back a voltage generated at the differential amplifier to the non-inverting input terminal of the differential amplifier, and generating a reference voltage biased by the voltage generated at the output terminal of the error amplifier; A reference voltage generation circuit for applying to an input terminal, and means for making the voltage generated at the output terminal a constant voltage and for performing voltage feedback from the output terminal to the inverting input terminal in order to set the value of the constant voltage. In the constant voltage generating circuit, the emitter area ratio of the first and second transistors is set so that an offset voltage having the same sign as the constant voltage is generated at the output terminal, and thereby, upon startup, the A constant voltage generation circuit characterized in that the voltage generated at the output terminal starts to be generated reliably so as to asymptotically approach the constant voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987135172U JPH0449701Y2 (en) | 1987-09-03 | 1987-09-03 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987135172U JPH0449701Y2 (en) | 1987-09-03 | 1987-09-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6361011U JPS6361011U (en) | 1988-04-22 |
| JPH0449701Y2 true JPH0449701Y2 (en) | 1992-11-24 |
Family
ID=31037102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987135172U Expired JPH0449701Y2 (en) | 1987-09-03 | 1987-09-03 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0449701Y2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4850244A (en) * | 1971-10-25 | 1973-07-16 | ||
| JPS54132753A (en) * | 1978-04-05 | 1979-10-16 | Hitachi Ltd | Referential voltage generator and its application |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5232252U (en) * | 1975-08-28 | 1977-03-07 |
-
1987
- 1987-09-03 JP JP1987135172U patent/JPH0449701Y2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4850244A (en) * | 1971-10-25 | 1973-07-16 | ||
| JPS54132753A (en) * | 1978-04-05 | 1979-10-16 | Hitachi Ltd | Referential voltage generator and its application |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6361011U (en) | 1988-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0232585B2 (en) | ||
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JPH0449701Y2 (en) | ||
| JPS6252486B2 (en) | ||
| JP2695787B2 (en) | Voltage-current conversion circuit | |
| JPH0716138B2 (en) | Amplifier circuit device | |
| JPH084748Y2 (en) | Reference voltage circuit and oscillator circuit | |
| JP2829773B2 (en) | Comparator circuit | |
| JPS6242605A (en) | Amplitude limiting circuit | |
| JPS6133710Y2 (en) | ||
| JPH0537549Y2 (en) | ||
| JPH0535627Y2 (en) | ||
| JPS5851607A (en) | Error amplifier with start circuit | |
| JPH05206759A (en) | Base current compensation circuit | |
| JPH0346574Y2 (en) | ||
| JPS6113403B2 (en) | ||
| JPS6122484B2 (en) | ||
| JPS6314492Y2 (en) | ||
| JPH0347010B2 (en) | ||
| JP2653437B2 (en) | Voltage / current conversion circuit | |
| JPS6121857Y2 (en) | ||
| JPH0328580Y2 (en) | ||
| JPH057887B2 (en) | ||
| JPH0243387B2 (en) | ||
| JPS62234406A (en) | Power amplifier circuit |