JPS61283954A - 並列計算機の故障検出方法 - Google Patents
並列計算機の故障検出方法Info
- Publication number
- JPS61283954A JPS61283954A JP60125733A JP12573385A JPS61283954A JP S61283954 A JPS61283954 A JP S61283954A JP 60125733 A JP60125733 A JP 60125733A JP 12573385 A JP12573385 A JP 12573385A JP S61283954 A JPS61283954 A JP S61283954A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- result
- test
- under test
- computers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
、本発明は、同一構成の複数の計算機から成る並列計算
機の高速かつ高信頼の故障検出方法に関する。
機の高速かつ高信頼の故障検出方法に関する。
従来、並列計算機の故障検出方法としては、並列計算機
の構成要素である各計算機を監視あるいは制御する制御
計算機を並列計算機とは別に設け、この制御計算機が各
計算機を個別に試験し、その良否を判定する方法と、構
成要素である計算機の各々が自己を試験し、自己の良否
の判定を行う方法が知られている。
の構成要素である各計算機を監視あるいは制御する制御
計算機を並列計算機とは別に設け、この制御計算機が各
計算機を個別に試験し、その良否を判定する方法と、構
成要素である計算機の各々が自己を試験し、自己の良否
の判定を行う方法が知られている。
前者においては、制御計算機は正常性が保証されている
ので、被試験計算機の故障検出結果は正 ′確である
という利点があるが、被試験計算機が多数になると、す
べての被試験計算機の故障検出を終えるには計算機の数
に比例する時間を必要とするという欠点がある。また、
後者においては、すべての被試験計算機が同時に自分自
身を試験できるため、すべての計算機が故障検出を終え
るには計算機の数にかかわらず、１台分の試験時間で済
む利点があるが、計算機自身の正常性が保証されていな
いため、計算機が故障している場合には不良を良とする
場合があり、故障検出の信頼性が低いという欠点がある
。
ので、被試験計算機の故障検出結果は正 ′確である
という利点があるが、被試験計算機が多数になると、す
べての被試験計算機の故障検出を終えるには計算機の数
に比例する時間を必要とするという欠点がある。また、
後者においては、すべての被試験計算機が同時に自分自
身を試験できるため、すべての計算機が故障検出を終え
るには計算機の数にかかわらず、１台分の試験時間で済
む利点があるが、計算機自身の正常性が保証されていな
いため、計算機が故障している場合には不良を良とする
場合があり、故障検出の信頼性が低いという欠点がある
。
本発明の目的は、並列計算機を構成する計算機の数にか
・わらず：すべての計算機の故障検出に−する時間を一
定にし、その高速性を保つと共に故障検出の信頼性を向
上させた並列計算機の故障検出方法を提供することにあ
る。
・わらず：すべての計算機の故障検出に−する時間を一
定にし、その高速性を保つと共に故障検出の信頼性を向
上させた並列計算機の故障検出方法を提供することにあ
る。
本発明の第１の方法は、すべての計算機に同時に自分自
身を試験させると共に、試験結果と照合パターンとの照
合を隣接計算機、あるいは隣接計算機と被試験計算機で
行い、隣接計算機はこの照合結果を被試験計算機へ送り
返し、被試験計算機において、それら照合結果の多数決
を採り、自己の良否を判定する。
身を試験させると共に、試験結果と照合パターンとの照
合を隣接計算機、あるいは隣接計算機と被試験計算機で
行い、隣接計算機はこの照合結果を被試験計算機へ送り
返し、被試験計算機において、それら照合結果の多数決
を採り、自己の良否を判定する。
本発明の第２の方法は、被試験計算機を隣接計算機が試
験して照合パターンと照合し、その照合結果を被試験計
算機へ送出し、被試験計算機において、受信した照合結
果の多数決を採り、自己の良否を判定する。
験して照合パターンと照合し、その照合結果を被試験計
算機へ送出し、被試験計算機において、受信した照合結
果の多数決を採り、自己の良否を判定する。
従って、従来の技術とは、照合をとる箇所と良否を判定
する箇所が物理的に別であること、また、照合結果の多
数決により良否を判定することが本質的に異なる。
する箇所が物理的に別であること、また、照合結果の多
数決により良否を判定することが本質的に異なる。
第１図は本発明の第１の実施例□であり、並列計算機を
構成する計算機が各々他と４方向において接続した場合
を示す。第１図において、１は被試験計算機、２は隣接
計算機である。こＮで、隣接計算機とは、並列計算機を
構成する１つの計算機を被試験計算機としたとき、それ
と物理的接続を持つ計算機である。３は被試験計算機に
おける試験結果を保持する試験結果保持レジスタである
６４は被試験計算機１およθ−接計算機２における試験
結果を照合すべき照合パターンを保持する照合パターン
保持レジスタ、５は試験結果と照合パターンとの照合を
行う照合回路であり、６は照合回路５の出力である照合
結果である。７は隣接計算機２および自己の被試験計算
機での照合結果の多数決をとる多数決回路である。なお
、レジスタ３や４、照合回路５等は論理的に実現されて
いればよく、必ずしも特別なハードウェアは必要ではな
く、計算機の通常の機能を用いて実現すればよい。
構成する計算機が各々他と４方向において接続した場合
を示す。第１図において、１は被試験計算機、２は隣接
計算機である。こＮで、隣接計算機とは、並列計算機を
構成する１つの計算機を被試験計算機としたとき、それ
と物理的接続を持つ計算機である。３は被試験計算機に
おける試験結果を保持する試験結果保持レジスタである
６４は被試験計算機１およθ−接計算機２における試験
結果を照合すべき照合パターンを保持する照合パターン
保持レジスタ、５は試験結果と照合パターンとの照合を
行う照合回路であり、６は照合回路５の出力である照合
結果である。７は隣接計算機２および自己の被試験計算
機での照合結果の多数決をとる多数決回路である。なお
、レジスタ３や４、照合回路５等は論理的に実現されて
いればよく、必ずしも特別なハードウェアは必要ではな
く、計算機の通常の機能を用いて実現すればよい。
第１図の動作を説明するに、被試験計算機１に試験プロ
グラムを送出し、該被試験計算機１においてこれを実行
して、演算器の機能、メモリの機能（リード／ライトで
チェック）等をチェックする。その試験結果は例えば１
６ビツト長にまとめられて試験結果保持レジスタ３に格
納され、隣接計算機２へ送出する。隣接計算機２および
被試験計算機１は、該試験結果と照合パターン保持レジ
スタ４に予め保持されている照合パターンを照合回路５
で照合する。照合パターン保持レジスタ４の内容は、例
えば並列計算機外から送られるか、あるいは隣接計算機
で作り出したパターン（隣接計算機が被試験計算機の立
場で得た試験結果）である。照合回路５は試験結果と照
合パターンの一致を照合し、その照合結果６としそ、一
致すれば良、一致しなければ゛不良を出力する。隣接計
算機２はこの照合結果６を被試験計算機１へ送出する。
グラムを送出し、該被試験計算機１においてこれを実行
して、演算器の機能、メモリの機能（リード／ライトで
チェック）等をチェックする。その試験結果は例えば１
６ビツト長にまとめられて試験結果保持レジスタ３に格
納され、隣接計算機２へ送出する。隣接計算機２および
被試験計算機１は、該試験結果と照合パターン保持レジ
スタ４に予め保持されている照合パターンを照合回路５
で照合する。照合パターン保持レジスタ４の内容は、例
えば並列計算機外から送られるか、あるいは隣接計算機
で作り出したパターン（隣接計算機が被試験計算機の立
場で得た試験結果）である。照合回路５は試験結果と照
合パターンの一致を照合し、その照合結果６としそ、一
致すれば良、一致しなければ゛不良を出力する。隣接計
算機２はこの照合結果６を被試験計算機１へ送出する。
被試験計算Ｗｋ１では、隣接計算機２から受信した照合
結果６および内被試験計算機１での照合結果６を多数決
回路７に入力して多数決を採り、過半数の照合結果６が
良を示す場合に、被試験計算機１を良と判定する。
結果６および内被試験計算機１での照合結果６を多数決
回路７に入力して多数決を採り、過半数の照合結果６が
良を示す場合に、被試験計算機１を良と判定する。
以上の動作を、並列計算機を構成している計算機の各々
が、自己を被試験計算機として同時に行う。その□結果
、被試験計算機１が不良の場合、あるいは隣接計算機２
のいくつかが不良の場合でも、被試験計算機１および隣
接計算機２のうち過半数が故障でなく、かつ多数決回路
７が故障でない限リ、正確な故障検出を行うことができ
る１例えば。
が、自己を被試験計算機として同時に行う。その□結果
、被試験計算機１が不良の場合、あるいは隣接計算機２
のいくつかが不良の場合でも、被試験計算機１および隣
接計算機２のうち過半数が故障でなく、かつ多数決回路
７が故障でない限リ、正確な故障検出を行うことができ
る１例えば。
被試験計算機１が故障の場合、得られた試験結果と照合
パターンとの照合において、被試験計算機における照合
結果は良を示す場合があるが、試験結果は被試験計算機
ｌが正常なときの試験結果とは異なるはずであり、正常
な隣接計算機における照合結果は不良を示すことになる
。従って、正常な隣接計算機が過半数、即ち本実施例の
場合にはこれが３台以上あれば、多数決回路７は不良と
判定することになる。被試験計算機が正常で、隣接゛計
算機が故障している場合も同様であり、正常な隣接計算
機は良を示すので、これが２台以上であれば、被試験計
算機の正しい照合結果とあわせて過果数が良を示すこと
になり、多数決回路は良と判定することになる。
パターンとの照合において、被試験計算機における照合
結果は良を示す場合があるが、試験結果は被試験計算機
ｌが正常なときの試験結果とは異なるはずであり、正常
な隣接計算機における照合結果は不良を示すことになる
。従って、正常な隣接計算機が過半数、即ち本実施例の
場合にはこれが３台以上あれば、多数決回路７は不良と
判定することになる。被試験計算機が正常で、隣接゛計
算機が故障している場合も同様であり、正常な隣接計算
機は良を示すので、これが２台以上であれば、被試験計
算機の正しい照合結果とあわせて過果数が良を示すこと
になり、多数決回路は良と判定することになる。
以上かられかるように、本実施例では従来に比べ、故障
検出の信頼性が大幅に改善される。また、すべての計算
機が被試験計算機および隣接計算機として同時に動作し
得るため、高速に故障検層を：行うことができる。
検出の信頼性が大幅に改善される。また、すべての計算
機が被試験計算機および隣接計算機として同時に動作し
得るため、高速に故障検層を：行うことができる。
第１図の実施例では、被試験計算機自身においても照合
をとり、各計算機は４方向において接続を持ち、すべて
の隣接計算機において照合をとる場合について示したが
１本被試験計算機では照合をとらず、隣接計算機のみで
照合をとってもよく、また、各計算機は４方向接続でな
くても、例えば、２方向接続、３方向接続（木状接続）
等でよく、また、すべての隣接計算機が照合をとらなく
ても、多数決がとれるだけの隣接計算機で照合をとるこ
とＮしてもよい。
をとり、各計算機は４方向において接続を持ち、すべて
の隣接計算機において照合をとる場合について示したが
１本被試験計算機では照合をとらず、隣接計算機のみで
照合をとってもよく、また、各計算機は４方向接続でな
くても、例えば、２方向接続、３方向接続（木状接続）
等でよく、また、すべての隣接計算機が照合をとらなく
ても、多数決がとれるだけの隣接計算機で照合をとるこ
とＮしてもよい。
第２図は本発明の第２の実施例を示す。これはこの動作
を説明すると、被試験計算機１の試験を隣接計算機２が
行って、その試験結果を試験結果保持レジスタ３に取得
し、この試験結果と照合パターン保持レジスタ４の照合
パターンを照合回路５で照合し、照合結果６を被試験計
算機１へ送出する。被試験計算機１では、受信した照合
結果６を多数決回路７に入力して多数決をとり、過半数
の照合結果が良を示す場合に該被試験計算機１を良と判
定する。
を説明すると、被試験計算機１の試験を隣接計算機２が
行って、その試験結果を試験結果保持レジスタ３に取得
し、この試験結果と照合パターン保持レジスタ４の照合
パターンを照合回路５で照合し、照合結果６を被試験計
算機１へ送出する。被試験計算機１では、受信した照合
結果６を多数決回路７に入力して多数決をとり、過半数
の照合結果が良を示す場合に該被試験計算機１を良と判
定する。
本発明によれば、試験結果と照合パターンを照合する箇
所と良否を判定する箇所が物理的に異なり、かつ、各計
算機は照合結果の多数決により自己の良否を判定するの
で、故障検出の信頼性が向上する。また、並列計算機を
構成する計算機のすべてが被試験計算機として同時に自
己の試験を行い、隣接計算機として同時に照合を行うた
め、高速に故障検出を行うことができる。また、故障検
出のために新たに必要となるハードウェアは多数決回路
のみであるから、故障検出用のハードウェア量が極めて
少ないという利点がある。
所と良否を判定する箇所が物理的に異なり、かつ、各計
算機は照合結果の多数決により自己の良否を判定するの
で、故障検出の信頼性が向上する。また、並列計算機を
構成する計算機のすべてが被試験計算機として同時に自
己の試験を行い、隣接計算機として同時に照合を行うた
め、高速に故障検出を行うことができる。また、故障検
出のために新たに必要となるハードウェアは多数決回路
のみであるから、故障検出用のハードウェア量が極めて
少ないという利点がある。
【図面の簡単な説明】
第１図は本発明の一実施例の構成図、第２図は本発明の
他の実施例の構成図である。 １・・・被試験計算機、 ２・・・隣接計算機。 ３・・・試験結果保持レジスタ、 ４・・・照合パター
ン保持レジスタ、 ５・・・照合回路、 ６・・・照合
結果、７・・・多数決回路。
他の実施例の構成図である。 １・・・被試験計算機、 ２・・・隣接計算機。 ３・・・試験結果保持レジスタ、 ４・・・照合パター
ン保持レジスタ、 ５・・・照合回路、 ６・・・照合
結果、７・・・多数決回路。
Claims (2)
- （１）同一構成の複数の計算機から成る並列計算機にお
いて、被試験計算機が自己を試験し、この試験結果を隣
接計算機へ送出し、隣接計算機あるいは隣接計算機と被
試験計算機がこの試験結果を自己の持つ照合パターンと
照合し、隣接計算機はその照合結果を被試験計算機へ送
出し、被試験計算機において、隣接計算機より受信した
照合結果あるいは受信した照合結果および被試験計算機
での照合結果の多数決を採り、過半数の照合結果が良を
示す場合、被試験計算機を良と判定することを特徴とす
る並列計算機の故障検出方法。 - （２）同一構成の複数の計算機から成る並列計算機にお
いて、被試験計算機を隣接計算機が試験し、この試験結
果を自己の持つ照合パターンと照合し、その照合結果を
被試験計算機に送出し、被試験計算機において、受信し
た照合結果の多数決を採り、過半数の照合結果が良を示
す場合、被試験計算機を良と判定することを特徴とする
並列計算機の故障検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60125733A JPS61283954A (ja) | 1985-06-10 | 1985-06-10 | 並列計算機の故障検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60125733A JPS61283954A (ja) | 1985-06-10 | 1985-06-10 | 並列計算機の故障検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61283954A true JPS61283954A (ja) | 1986-12-13 |
Family
ID=14917441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60125733A Pending JPS61283954A (ja) | 1985-06-10 | 1985-06-10 | 並列計算機の故障検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61283954A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485604A (en) * | 1992-11-06 | 1996-01-16 | Nec Corporation | Fault tolerant computer system comprising a fault detector in each processor module |
-
1985
- 1985-06-10 JP JP60125733A patent/JPS61283954A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485604A (en) * | 1992-11-06 | 1996-01-16 | Nec Corporation | Fault tolerant computer system comprising a fault detector in each processor module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01201736A (ja) | マイクロコンピュータ | |
| US4183459A (en) | Tester for microprocessor-based systems | |
| US6009028A (en) | Failure self-diagnosis device for semiconductor memory | |
| US5271015A (en) | Self-diagnostic system for semiconductor memory | |
| US7093174B2 (en) | Tester channel count reduction using observe logic and pattern generator | |
| JPH0314033A (ja) | マイクロプロセッサ比較チェック機能の検査方式 | |
| JPS61283954A (ja) | 並列計算機の故障検出方法 | |
| US6754864B2 (en) | System and method to predetermine a bitmap of a self-tested embedded array | |
| EP1291662B1 (en) | Debugging system for semiconductor integrated circuit | |
| JP3547065B2 (ja) | メモリ試験装置 | |
| WO1981000475A1 (en) | Testor for microprocessor-based systems | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| JPS59177799A (ja) | 読出専用メモリのチエツク方式 | |
| JPH01207889A (ja) | Ｉｃカード試験装置 | |
| JP2001343427A (ja) | テスト装置およびテスト方法 | |
| JPH08152459A (ja) | 半導体装置及びその試験方法 | |
| JPH10269093A (ja) | データ伝送エラーの検出のための方法及び装置 | |
| JPH0997194A (ja) | フェイルメモリのデータ取得装置 | |
| JPH01187475A (ja) | 半導体集積回路の試験装置 | |
| JPS6035695B2 (ja) | メモリ試験方式 | |
| JPS59124097A (ja) | メモリ検定方法 | |
| JPS61245069A (ja) | 診断回路 | |
| JPS62235578A (ja) | 集積回路の内部診断装置 | |
| JPS62190417A (ja) | 誤信号検出装置 | |
| JPH0693473B2 (ja) | 検査機能を有する半導体集積回路 |