JPS6128176A - ペン入力装置に於けるデ−タ切出し方式 - Google Patents
ペン入力装置に於けるデ−タ切出し方式Info
- Publication number
- JPS6128176A JPS6128176A JP15020984A JP15020984A JPS6128176A JP S6128176 A JPS6128176 A JP S6128176A JP 15020984 A JP15020984 A JP 15020984A JP 15020984 A JP15020984 A JP 15020984A JP S6128176 A JPS6128176 A JP S6128176A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- input
- circuit
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Character Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明はペン入力装置に於けるデータ切出し方式に関す
る。
る。
［従来技術とその問題点］
近年、ペン入力装置として、筆記動作に応じてペンの芯
に加わる圧力及びその方向を検知して入力文字を認識す
るようにしたものが考えられている。しかして、この種
、ペン入力装置は、入力されたデータを所定のタイミン
グで切出して文字のストロークを判定するので、正確な
文字データの切出しが要求される。文字データの切出し
を行なう場合、従来では入力データに対しである電圧レ
ベルでトリガをかけ、一定時間サンプルする方式が用い
られている。しかし、従来の方式では、データのサンプ
ル時間が一定であるので、必要のないデータまで切出し
てしまい、データの切出しが不正確になると共に切出し
データが増大し、大容量のメモリが必要になる。
に加わる圧力及びその方向を検知して入力文字を認識す
るようにしたものが考えられている。しかして、この種
、ペン入力装置は、入力されたデータを所定のタイミン
グで切出して文字のストロークを判定するので、正確な
文字データの切出しが要求される。文字データの切出し
を行なう場合、従来では入力データに対しである電圧レ
ベルでトリガをかけ、一定時間サンプルする方式が用い
られている。しかし、従来の方式では、データのサンプ
ル時間が一定であるので、必要のないデータまで切出し
てしまい、データの切出しが不正確になると共に切出し
データが増大し、大容量のメモリが必要になる。
［発明の目的］
本発明は上記の点に鑑みてなされたもので、入力文字に
対するデータ切出しを正確に行ない得ると共に、データ
切出しｍを減少して少ないメモリ容量でその目的を達成
し得るペン入力装置に於けるデータ切出し方式を提供す
ることを目的どする。
対するデータ切出しを正確に行ない得ると共に、データ
切出しｍを減少して少ないメモリ容量でその目的を達成
し得るペン入力装置に於けるデータ切出し方式を提供す
ることを目的どする。
［発明の要点］
本発明は、文字入力前に於ける入力文字検知素子の検知
信号を基準ゼロレベル信号として記憶し、この基準ゼロ
レベル信号との比較により入力データの有無を判定し、
入力有りと判定された場合のみ文字検知信号をサンプリ
ングしてメモリに記憶するようにしたものである。
信号を基準ゼロレベル信号として記憶し、この基準ゼロ
レベル信号との比較により入力データの有無を判定し、
入力有りと判定された場合のみ文字検知信号をサンプリ
ングしてメモリに記憶するようにしたものである。
［発明の実施例コ
以下図面を参照して本発明の一実施例を説明する。第１
図は、筆記具としてボールペンを用いて構成した場合の
例を示したものである。第１図において、１は筆記具本
体で、この本体１内にはボールペン用芯２が感圧素子例
えば半導体歪みゲージ（以下歪みゲージと略称）３ａ、
３ｂ１３０によって揺動自在に支持されている。すなわ
ち、応２の中央部においては歪みゲージ３ａ、３ｂによ
り支持され、また、芯２の基部が歪みゲージ３Ｃによっ
て支持される。上記歪みゲージ３ ａ、 ３ ｂは、筆
記時に芯２に対して軸と直交するｘ、ｙ方向に加わる圧
力を検知し、また、芯２の基部に設けられた歪みゲージ
３Ｃは、芯２が軸方向に受ける圧力、つまり、Ｚ方向の
圧力を検知する。しかして、上記芯２は、インク収納部
が絶縁部材によって構成されており、その先端が本体１
の先端に形成された透孔より外部に導出される。また、
本体１の外周面には、長手方向に治って表示部４が設け
られると共にクリップ５が設けられている。
図は、筆記具としてボールペンを用いて構成した場合の
例を示したものである。第１図において、１は筆記具本
体で、この本体１内にはボールペン用芯２が感圧素子例
えば半導体歪みゲージ（以下歪みゲージと略称）３ａ、
３ｂ１３０によって揺動自在に支持されている。すなわ
ち、応２の中央部においては歪みゲージ３ａ、３ｂによ
り支持され、また、芯２の基部が歪みゲージ３Ｃによっ
て支持される。上記歪みゲージ３ ａ、 ３ ｂは、筆
記時に芯２に対して軸と直交するｘ、ｙ方向に加わる圧
力を検知し、また、芯２の基部に設けられた歪みゲージ
３Ｃは、芯２が軸方向に受ける圧力、つまり、Ｚ方向の
圧力を検知する。しかして、上記芯２は、インク収納部
が絶縁部材によって構成されており、その先端が本体１
の先端に形成された透孔より外部に導出される。また、
本体１の外周面には、長手方向に治って表示部４が設け
られると共にクリップ５が設けられている。
さらに、上記本体１の外周面には、標準パターン登録モ
ードと認識モードとを切換えるモードキー６、スキップ
（ＳＫ）キー７、入力文字を訂正する訂正キー８、入力
内容をクリアするクリアキー９が設けられる。しかして
、上記歪みゲージ３ａ、３ ｂ、 ３ Ｇ、表示部４及
び上記各キー６．７．８．９は、本体１内に設けられる
電子回路に接続される。以下、この電子回路の詳細を第
２図により説明する。
ードと認識モードとを切換えるモードキー６、スキップ
（ＳＫ）キー７、入力文字を訂正する訂正キー８、入力
内容をクリアするクリアキー９が設けられる。しかして
、上記歪みゲージ３ａ、３ ｂ、 ３ Ｇ、表示部４及
び上記各キー６．７．８．９は、本体１内に設けられる
電子回路に接続される。以下、この電子回路の詳細を第
２図により説明する。
第２図において、１１はＣＰＵで、このＣＰ Ｕ １１
には、上記モードキー６、スキップキー７、訂正キー８
、クリアキー９の操作信号が入力される。
には、上記モードキー６、スキップキー７、訂正キー８
、クリアキー９の操作信号が入力される。
この場合、モードキー６の操作信号は、バイナリカウン
タ１２を介して入力される。また、１３はＤＣアンプで
、上記歪みゲージ３ ａ、３ ｂ１３ ｃからの信号が
入力される。このＤＣアンプ１３の出力は、Ａ／Ｄ変挽
回路１４によりデジタルデータに変換された後、波形切
出し部１５へ送られる。この波形切出し部１５は、ＣＰ
Ｌｌ １１からの制御指令により入力信号の波形を切
出してデータメモリ部１６に記憶し、その後、標準化デ
ータメモリ部１７へ転送する。この標準化データメモリ
部１７は、ＣＰＵ１１からの指令により、パターン登録
モードでは登録標準パターン部１８に記憶データを出力
し、認識モードでは認識演算部１９へ記憶データを出力
する。上記登録標準パターン部１８は、例えばアルファ
ベット、数字、記号等に対する各種標準パターンを記憶
しており、ＣＰＵ１１からの指令に従ってその記憶デー
タを認識演算部１９へ出力する。この認識演算部１９は
、標準化データメモリ部１７に１込まれたデータを登録
標準パターン部１８に記憶している標準パターンと比較
演算して文字認識を行ない、その認識結果をＣＰＬｌｌ
ｌへ出力する。ＣＰ Ｕ １１は、認識演算部１９で認
識された結果を演算・メモリ部２０へ出力し、表示部４
に表示させる。この場合ＣＰ Ｌｌ １１は、認識文字
中に演算記号が含まれていれば、演算・メモリ部２０に
おいてその演算を行なわせ、演算結果を表示部４に表示
させる。
タ１２を介して入力される。また、１３はＤＣアンプで
、上記歪みゲージ３ ａ、３ ｂ１３ ｃからの信号が
入力される。このＤＣアンプ１３の出力は、Ａ／Ｄ変挽
回路１４によりデジタルデータに変換された後、波形切
出し部１５へ送られる。この波形切出し部１５は、ＣＰ
Ｌｌ １１からの制御指令により入力信号の波形を切
出してデータメモリ部１６に記憶し、その後、標準化デ
ータメモリ部１７へ転送する。この標準化データメモリ
部１７は、ＣＰＵ１１からの指令により、パターン登録
モードでは登録標準パターン部１８に記憶データを出力
し、認識モードでは認識演算部１９へ記憶データを出力
する。上記登録標準パターン部１８は、例えばアルファ
ベット、数字、記号等に対する各種標準パターンを記憶
しており、ＣＰＵ１１からの指令に従ってその記憶デー
タを認識演算部１９へ出力する。この認識演算部１９は
、標準化データメモリ部１７に１込まれたデータを登録
標準パターン部１８に記憶している標準パターンと比較
演算して文字認識を行ない、その認識結果をＣＰＬｌｌ
ｌへ出力する。ＣＰ Ｕ １１は、認識演算部１９で認
識された結果を演算・メモリ部２０へ出力し、表示部４
に表示させる。この場合ＣＰ Ｌｌ １１は、認識文字
中に演算記号が含まれていれば、演算・メモリ部２０に
おいてその演算を行なわせ、演算結果を表示部４に表示
させる。
次に第３図により上記ＤＣアンプ１３、Ａ／Ｄ変換回路
１４、波形切出し部１５、データメモリ部１６の詳細に
ついて説明する。第３図において、２１はＸ信号処理回
路、２２はｙ信号処理回路、２３は２信号処理回路であ
り、同様の構成となっている。上記Ｘ信号処理回路２１
において、１３ａは歪みゲージ３ａから送られてくるＸ
信号を増幅するＤＣアンプで、その出力信号はＡ／Ｄ変
換回路１４ａへ送られる。このＡ／Ｄ変挽回路１４ａは
、クロックパルスφに同期してＡ／Ｄ変換処理を行ない
、その出力信号を波形切出し部１５内のＸデータラッチ
回路３１、Ｘゼロ点ラッチ回路３２及び比較回路３３．
３４へ入力すると共に、データメモリ部１６内のＸデー
タ用ＲＡＭ１６ａに入力する。そして、上記Ｘデークラ
ッチ回路３１にラッチされたデータは比較回路３３へ入
力され、Ｘゼロ点ラッチ回路３２にラッチされたデータ
は比較回路３４に入力される。上記比較回路３３．３４
は、入力データが一致した時にｎ Ｏ＃＋信号を出力し
、不一致の時に゛１″信号を出力する。
１４、波形切出し部１５、データメモリ部１６の詳細に
ついて説明する。第３図において、２１はＸ信号処理回
路、２２はｙ信号処理回路、２３は２信号処理回路であ
り、同様の構成となっている。上記Ｘ信号処理回路２１
において、１３ａは歪みゲージ３ａから送られてくるＸ
信号を増幅するＤＣアンプで、その出力信号はＡ／Ｄ変
換回路１４ａへ送られる。このＡ／Ｄ変挽回路１４ａは
、クロックパルスφに同期してＡ／Ｄ変換処理を行ない
、その出力信号を波形切出し部１５内のＸデータラッチ
回路３１、Ｘゼロ点ラッチ回路３２及び比較回路３３．
３４へ入力すると共に、データメモリ部１６内のＸデー
タ用ＲＡＭ１６ａに入力する。そして、上記Ｘデークラ
ッチ回路３１にラッチされたデータは比較回路３３へ入
力され、Ｘゼロ点ラッチ回路３２にラッチされたデータ
は比較回路３４に入力される。上記比較回路３３．３４
は、入力データが一致した時にｎ Ｏ＃＋信号を出力し
、不一致の時に゛１″信号を出力する。
また、上記Ｘ信号処理回路２２は、上記Ｘ信号処理回路
２１と同様に、ｙ信号増幅用ＤＣアンプ１３ｂ、Ａ／Ｄ
変挨回路１４ｂ、ｙデータラッチ回路４１、ｙゼロ点ラ
ッチ回路４２、比較回路４３．４４、データメモリ部１
６内のｙデータ用ＲＡ Ｍ １６ｂにより構成される。
２１と同様に、ｙ信号増幅用ＤＣアンプ１３ｂ、Ａ／Ｄ
変挨回路１４ｂ、ｙデータラッチ回路４１、ｙゼロ点ラ
ッチ回路４２、比較回路４３．４４、データメモリ部１
６内のｙデータ用ＲＡ Ｍ １６ｂにより構成される。
さらに、２信号処理回路２３も上記Ｘ信号処理回路２１
と同様に、２信号増幅用ＤＣアンプ１３ｃ、Ａ／Ｄ変換
回路１４Ｃ，Ｚデータラッチ回路５１．２ゼロ点ラッチ
回路５２、比較回路５３．５４、データメモリ部１６内
の７デ一タ用ＲＡＭ１６Ｇにより構成される。
と同様に、２信号増幅用ＤＣアンプ１３ｃ、Ａ／Ｄ変換
回路１４Ｃ，Ｚデータラッチ回路５１．２ゼロ点ラッチ
回路５２、比較回路５３．５４、データメモリ部１６内
の７デ一タ用ＲＡＭ１６Ｇにより構成される。
しかして、上記比較回路３３．４３．５３の出力は、オ
ア回路６１を介してゼロ点カウンタ６２のクリア端子に
入力される。このゼロ点カウンタ６２は、クロックパル
スφをカウントし、例えば１００ｍ５ｅｃ毎に出力端子
Ｑからパルス信号を出力する。このゼロ点カウンタ６２
の出力は、Ｘゼロ点ラッチ回路３２、ｙゼロ点ラッチ回
路４２．２ゼロ点ラッチ回路５２にラッチクロックとし
て入力される。また、上記比較回路３４．４４．５４の
出力は、オア回路６３を介してフリップフロップ６４の
セット端子Ｓに入力されると共に、ノア回路６５を介し
てフリップフロ 、ツブ６４のリセット端子Ｒに入力
される。そして、このフリップフロップ６４の出力は、
ストロークカウンタ６６のクロック端子ＣＫ及びアンド
回路６７に入力される。上記ストロークカウンタ６６は
例えば３ビツト構成のカウンタで、そのカウント値は標
準化データメモリ部１７へ送られる。また、上記アンド
回路６７には、オア回路６１の出力及びＣＰ Ｕ １１
から送られてくる読出し／書込み信号Ｒ／Ｗが入力され
、このアンド回路６１の出力がＸデータ用ＲＡＭ１６ａ
、Ｖデータ用ＲＡＭ１６ｂ、ｚデータ用ＲＡ Ｍ １６
ｃに読出し／書込み指令として送られる。
ア回路６１を介してゼロ点カウンタ６２のクリア端子に
入力される。このゼロ点カウンタ６２は、クロックパル
スφをカウントし、例えば１００ｍ５ｅｃ毎に出力端子
Ｑからパルス信号を出力する。このゼロ点カウンタ６２
の出力は、Ｘゼロ点ラッチ回路３２、ｙゼロ点ラッチ回
路４２．２ゼロ点ラッチ回路５２にラッチクロックとし
て入力される。また、上記比較回路３４．４４．５４の
出力は、オア回路６３を介してフリップフロップ６４の
セット端子Ｓに入力されると共に、ノア回路６５を介し
てフリップフロ 、ツブ６４のリセット端子Ｒに入力
される。そして、このフリップフロップ６４の出力は、
ストロークカウンタ６６のクロック端子ＣＫ及びアンド
回路６７に入力される。上記ストロークカウンタ６６は
例えば３ビツト構成のカウンタで、そのカウント値は標
準化データメモリ部１７へ送られる。また、上記アンド
回路６７には、オア回路６１の出力及びＣＰ Ｕ １１
から送られてくる読出し／書込み信号Ｒ／Ｗが入力され
、このアンド回路６１の出力がＸデータ用ＲＡＭ１６ａ
、Ｖデータ用ＲＡＭ１６ｂ、ｚデータ用ＲＡ Ｍ １６
ｃに読出し／書込み指令として送られる。
また、上記ＲＡＭ１６ａ、１６ｂ、１６ｃＧ、ｔ、アド
レスカウンタ６８によってアドレスが指定される。そし
て、このＲＡＭ１６ａ、１６ｂ、１６ｃから読出される
データは、標準化データメモリ部１７へ送られる。
レスカウンタ６８によってアドレスが指定される。そし
て、このＲＡＭ１６ａ、１６ｂ、１６ｃから読出される
データは、標準化データメモリ部１７へ送られる。
上記アドレスカウンタ６８のりＯツク端子には、クロッ
クパルスφ及び制御信号Ｃｏｎｔがアンド回路６９を介
して入力される。
クパルスφ及び制御信号Ｃｏｎｔがアンド回路６９を介
して入力される。
次に上記実施例の動作について説明する。文字を書いて
いない状態では、歪みゲージ３ａ、３ｂ、３Ｃから出力
される信号ｘ１ｙ、ｚは、第４図に示すように一定レベ
ルとなっている。この歪みゲージ３ ａ、 ３ ｂ、３
ｃの出力信号ｘ、ｙＳｚは、アンプ１３ａ、１３ｂ、１
３Ｇテ増幅された後Ａ／Ｄ変換回路１４ａ、 １４ｂ、
１４ｃへ送られ、それぞれクロックパルスφに同期し
てデジタル信号に変操される。そして、このＡ／Ｄ変換
回路１４ａ、 １４ｂ、 １４Ｃの出力データは、クロ
ックパルスφに同期してデータラッチ回路３１．４１．
５１にそれぞれクロックパルスφに同期してラッチされ
る。このデータラッチ回路３１．４１．５１にラッチさ
れたデータは、比較回路３３．４３．５３へ送られ、次
にＡ ／ Ｄ変換回路１４ａ、１４ｂ、１４９から出力
されるデータと比較される。文字を書いていない状態で
は、データラッチ回路３１．４１．５１に保持されてい
るデータと、次にＡ／Ｄ変換回路１４ａ 、 １４ｂ
、 １４ｃから出力されるデータとは同じであり、比較
回路３３．４３．５３の出力は゛０″状態に保持されて
いる。従って、オア回路６１の出力は′０”であり、ゼ
ロ点カウンタ６２のクリアは行なわれない。このためゼ
ロ点カウンタ６２は、クロックパルスφをカウントし、
ペン入力が１００ｍ５ｅｃ行なわれないと出力端子Ｑか
らパルス信号を出力し、その時のＡ／Ｄ変挽回路１４ａ
、 １４ｂ、 １４ｃの出力をゼロ点データとしてＸゼ
ロ点ラッチ回路３２、ｙ＋！ｏ点ラッチ回路４２、Ｚゼ
ロ点ラッチ回路５２にそれぞれ書込む。その後、このゼ
ロ点レベルから文字検知信号ｘＳｙ、ｚの何れかに変化
が現われると文字を書き始めたものと判断し、サンプリ
ングを開始する。すなわち、上記のようにゼロ点ラッチ
回路３２．４２．５２にゼロ点データがラッチされると
、このゼロ点データとＡ／Ｄ変換回路１４ａ、１４ｂ、
１４ｃの出力データとを比較回路３４．４４．５４にお
いて比較し、文字検知信号ｘ、ｙ、ｚの変化に応じて比
較回路３４．４４．５４からＩＩ １ 、＋＋信号を出
力する。上記比較回路３４．４４．５４の出力は、オア
回路６３を介してフリップフロップ６４へ送られ、この
フリップフロップ６４をセットする。このフリップフロ
ップ６４のセット出力は、ストロークカウンタ６６へ送
られてその内容を「＋１１すると共に、アンド回路６７
に入力される。また、上記のように文字検知信号Ｘ、ｙ
ｌｚが変化した場合には、オア回路６１の出力がＩＩ
１ ＋＋となり、アンド回路６７に入力されると共に、
ゼロ点カウンタ６２のクリア端子に入力され、このゼロ
点カウンタ６２をクリアする。さらに、上記アンド回路
６７には、文字入力中には書込み命令が入力されるので
、アンド回路６７の論理条件が成立し、その出力がＩＩ
Ｉ Ｔ１となってＲＡ Ｍ １６ａ、１６ｂ、１６Ｃ
に書込み命令を与える。このためＲＡ Ｍ １６ａ、１
６ｂ、１６ｃには、Ａ／Ｄ変挽回路１４ａ、１４ｂ、１
４Ｃから出力されるデジタルデータが、アドレスカウン
タ６８により指定されるアドレスに書込まれる。
いない状態では、歪みゲージ３ａ、３ｂ、３Ｃから出力
される信号ｘ１ｙ、ｚは、第４図に示すように一定レベ
ルとなっている。この歪みゲージ３ ａ、 ３ ｂ、３
ｃの出力信号ｘ、ｙＳｚは、アンプ１３ａ、１３ｂ、１
３Ｇテ増幅された後Ａ／Ｄ変換回路１４ａ、 １４ｂ、
１４ｃへ送られ、それぞれクロックパルスφに同期し
てデジタル信号に変操される。そして、このＡ／Ｄ変換
回路１４ａ、 １４ｂ、 １４Ｃの出力データは、クロ
ックパルスφに同期してデータラッチ回路３１．４１．
５１にそれぞれクロックパルスφに同期してラッチされ
る。このデータラッチ回路３１．４１．５１にラッチさ
れたデータは、比較回路３３．４３．５３へ送られ、次
にＡ ／ Ｄ変換回路１４ａ、１４ｂ、１４９から出力
されるデータと比較される。文字を書いていない状態で
は、データラッチ回路３１．４１．５１に保持されてい
るデータと、次にＡ／Ｄ変換回路１４ａ 、 １４ｂ
、 １４ｃから出力されるデータとは同じであり、比較
回路３３．４３．５３の出力は゛０″状態に保持されて
いる。従って、オア回路６１の出力は′０”であり、ゼ
ロ点カウンタ６２のクリアは行なわれない。このためゼ
ロ点カウンタ６２は、クロックパルスφをカウントし、
ペン入力が１００ｍ５ｅｃ行なわれないと出力端子Ｑか
らパルス信号を出力し、その時のＡ／Ｄ変挽回路１４ａ
、 １４ｂ、 １４ｃの出力をゼロ点データとしてＸゼ
ロ点ラッチ回路３２、ｙ＋！ｏ点ラッチ回路４２、Ｚゼ
ロ点ラッチ回路５２にそれぞれ書込む。その後、このゼ
ロ点レベルから文字検知信号ｘＳｙ、ｚの何れかに変化
が現われると文字を書き始めたものと判断し、サンプリ
ングを開始する。すなわち、上記のようにゼロ点ラッチ
回路３２．４２．５２にゼロ点データがラッチされると
、このゼロ点データとＡ／Ｄ変換回路１４ａ、１４ｂ、
１４ｃの出力データとを比較回路３４．４４．５４にお
いて比較し、文字検知信号ｘ、ｙ、ｚの変化に応じて比
較回路３４．４４．５４からＩＩ １ 、＋＋信号を出
力する。上記比較回路３４．４４．５４の出力は、オア
回路６３を介してフリップフロップ６４へ送られ、この
フリップフロップ６４をセットする。このフリップフロ
ップ６４のセット出力は、ストロークカウンタ６６へ送
られてその内容を「＋１１すると共に、アンド回路６７
に入力される。また、上記のように文字検知信号Ｘ、ｙ
ｌｚが変化した場合には、オア回路６１の出力がＩＩ
１ ＋＋となり、アンド回路６７に入力されると共に、
ゼロ点カウンタ６２のクリア端子に入力され、このゼロ
点カウンタ６２をクリアする。さらに、上記アンド回路
６７には、文字入力中には書込み命令が入力されるので
、アンド回路６７の論理条件が成立し、その出力がＩＩ
Ｉ Ｔ１となってＲＡ Ｍ １６ａ、１６ｂ、１６Ｃ
に書込み命令を与える。このためＲＡ Ｍ １６ａ、１
６ｂ、１６ｃには、Ａ／Ｄ変挽回路１４ａ、１４ｂ、１
４Ｃから出力されるデジタルデータが、アドレスカウン
タ６８により指定されるアドレスに書込まれる。
しかして、文字データの入力中、ペンを紙面上で一時的
に止めた場合には、Ａ／Ｄ変換回路１４ａ１１４ｂ、
１４ｃの出力がゼロ点から離れてはいるが、その値は第
４図に示すように一定となるので比較回路３３．４３．
５３の出力がｙ Ｏ＋＋となる。このためオア回路６１
のの出力が１１０１１となり、アンド回路６７のゲート
を閉じる。従ってアンド回路６７の出力がＯ′°となり
、第４図に示すようにＲＡＭ１６ａ、１６ｂ、１６ｃへ
の書込みが禁止される。また、この状態からペンを動か
して文字入力を開始すれば、比較回路３３．４３．５３
から゛１″信号が出力されてアンド回路６７のゲートが
開かれ、ＲＡＭ１Ｇ、１６ｂ、１６ｃに書込み命令が送
られる。従って、ＲＡＭ１６ａ 、 １６ｂ 、 １６
ｃへのデータ書込みが再開される。
に止めた場合には、Ａ／Ｄ変換回路１４ａ１１４ｂ、
１４ｃの出力がゼロ点から離れてはいるが、その値は第
４図に示すように一定となるので比較回路３３．４３．
５３の出力がｙ Ｏ＋＋となる。このためオア回路６１
のの出力が１１０１１となり、アンド回路６７のゲート
を閉じる。従ってアンド回路６７の出力がＯ′°となり
、第４図に示すようにＲＡＭ１６ａ、１６ｂ、１６ｃへ
の書込みが禁止される。また、この状態からペンを動か
して文字入力を開始すれば、比較回路３３．４３．５３
から゛１″信号が出力されてアンド回路６７のゲートが
開かれ、ＲＡＭ１Ｇ、１６ｂ、１６ｃに書込み命令が送
られる。従って、ＲＡＭ１６ａ 、 １６ｂ 、 １６
ｃへのデータ書込みが再開される。
そして、その後、ペンを紙面から離すとＡ／Ｄ変換回路
１４ａ、１４ｂ、１４ｃの出力がゼロ点に戻り、比較回
路３３．４３．５３及び比較回路３４．４４．５４の出
力が全てＩＩ Ｏ＋＋となる。このためノア回路６５の
出力が１゛′となり、フリップフロップ６４がリセット
されてアンド回路６７のゲートを閉じ、ＲＡＭ１６ａ、
１６ｂ、１６ｃへのデータ書込みを禁止する。以上で１
ストロークのデータ切出しを終了する。以下、各ストロ
ーク毎に同様の動作が繰返される。
１４ａ、１４ｂ、１４ｃの出力がゼロ点に戻り、比較回
路３３．４３．５３及び比較回路３４．４４．５４の出
力が全てＩＩ Ｏ＋＋となる。このためノア回路６５の
出力が１゛′となり、フリップフロップ６４がリセット
されてアンド回路６７のゲートを閉じ、ＲＡＭ１６ａ、
１６ｂ、１６ｃへのデータ書込みを禁止する。以上で１
ストロークのデータ切出しを終了する。以下、各ストロ
ーク毎に同様の動作が繰返される。
そして、上記ＲＡ Ｍ Ｉ６ａ、１６ｂ、１６ｑ 及ヒ
スｌ−０−クカウンタ６６のカウント内容が標準化デー
タメモリ部１７へ送られ、認識演算部１９において登録
標準パターンとの比較により文字認識が行なわれる。
スｌ−０−クカウンタ６６のカウント内容が標準化デー
タメモリ部１７へ送られ、認識演算部１９において登録
標準パターンとの比較により文字認識が行なわれる。
この認識演算部１９により認識された結果は、ｃＰす１
１を介して演算・メモリ部２０へ送られ、表示部４にお
いて表示される。
１を介して演算・メモリ部２０へ送られ、表示部４にお
いて表示される。
なお、上記実施例では文字検知信号ｘ、ｙ、ｚをＡ／Ｄ
変換回路１４ａ １１４．、ｂ 、 １４ｃによりパラ
レルにハ、／Ｄ変換するようにしたが、１個のＡ／Ｄ変
倹回路を用い、時分割的にＡ／Ｄ変換するようにしても
よい。
変換回路１４ａ １１４．、ｂ 、 １４ｃによりパラ
レルにハ、／Ｄ変換するようにしたが、１個のＡ／Ｄ変
倹回路を用い、時分割的にＡ／Ｄ変換するようにしても
よい。
また、データメモリ部１６内に３個のＲＡＭ１６ａ。
１６ｂ、１６ｃを設けているが、１個のＲＡＭに文字検
知信号ｘ、ｙ、ｚを記憶するようにしてもよい。
知信号ｘ、ｙ、ｚを記憶するようにしてもよい。
［発明の効果コ
以上詳記したように本発明によれば、文字入力前におけ
る入力文字検知素子の検知信号を基準ゼロ点信号として
記憶し、この基準ゼロ点信号と文字検知信号との比較に
より入力データの有無を判定し、入力有りと判定された
場合のみ文字検知信号をサンプリングしてメモリに記憶
するようにしたので、データ切出し量を減少して・少な
いメモリー容量でその目的を達成でき、がっ、入力文字
に対するデータ切出しを正確に行ない得るペン入力装置
に於けるデータ切出し方式を提供することができる。
る入力文字検知素子の検知信号を基準ゼロ点信号として
記憶し、この基準ゼロ点信号と文字検知信号との比較に
より入力データの有無を判定し、入力有りと判定された
場合のみ文字検知信号をサンプリングしてメモリに記憶
するようにしたので、データ切出し量を減少して・少な
いメモリー容量でその目的を達成でき、がっ、入力文字
に対するデータ切出しを正確に行ない得るペン入力装置
に於けるデータ切出し方式を提供することができる。
図面は本発明の一実施例を示すもので、第１図は筆記具
を一部断面一して示す図、第２図は内部電子回路の構成
を示すブロック図、第３図は第２図における要部の詳細
を示す回路構成図、第４図は文字切出し動作を説明する
ための図である。 １・・・本体、２・・・芯、３ａ、３ｂ、３ｃ・・・半
導体歪みゲージ、４・・・表示部、１１・・・ＣＰ＋）
、１３・・・Ｄｃアンプ、１４．１４ａ、１４ｂ、１４
ｃｍＡ ／ Ｄ変換回路１５・・・波形切出し部、１６
・・・データメモリ部、１６ａ１１６ｂ、１６ｃ・・・
ＲＡＭ、１７・・・標準化データメモリ部１８・・・登
録標準パターン部、１９・・・認識演舞部、２０・・・
演算・メモリ部、３１．３２．４１．４２．５１．５２
・・・ラッチ回路、３３．３４．４３．４４．５３．５
４・・・比較回路、６Ｇ・・・ストロークカウンタ、６
８・・・アドレスカウンタ。
を一部断面一して示す図、第２図は内部電子回路の構成
を示すブロック図、第３図は第２図における要部の詳細
を示す回路構成図、第４図は文字切出し動作を説明する
ための図である。 １・・・本体、２・・・芯、３ａ、３ｂ、３ｃ・・・半
導体歪みゲージ、４・・・表示部、１１・・・ＣＰ＋）
、１３・・・Ｄｃアンプ、１４．１４ａ、１４ｂ、１４
ｃｍＡ ／ Ｄ変換回路１５・・・波形切出し部、１６
・・・データメモリ部、１６ａ１１６ｂ、１６ｃ・・・
ＲＡＭ、１７・・・標準化データメモリ部１８・・・登
録標準パターン部、１９・・・認識演舞部、２０・・・
演算・メモリ部、３１．３２．４１．４２．５１．５２
・・・ラッチ回路、３３．３４．４３．４４．５３．５
４・・・比較回路、６Ｇ・・・ストロークカウンタ、６
８・・・アドレスカウンタ。
Claims (1)
- 筆記動作に応じてペンの芯に加わる圧力及びその方向を
検知して入力文字を認識するペン入力装置に於いて、筆
記時にペンの芯に加わる圧力を検知する複数の圧力検知
素子と、データ入力前における上記圧力検知素子の出力
信号を基準ゼロ点信号として記憶するゼロ点記憶手段と
、このゼロ点記憶手段に記憶しているゼロ点信号と上記
圧力検知素子の検知信号との比較により入力データの有
無を判定する手段と、この手段により入力有りと判定さ
れた場合のみ上記圧力検知素子の出力信号をサンプリン
グする手段と、この手段によりサンプリングしたデータ
を記憶するメモリとを具備したことを特徴とするペン入
力装置に於けるデータ切出し方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15020984A JPS6128176A (ja) | 1984-07-19 | 1984-07-19 | ペン入力装置に於けるデ−タ切出し方式 |
| US06/754,394 US4751741A (en) | 1984-07-19 | 1985-07-11 | Pen-type character recognition apparatus |
| GB08517630A GB2162982B (en) | 1984-07-19 | 1985-07-12 | Pen-type character recognition apparatus |
| DE19853525921 DE3525921A1 (de) | 1984-07-19 | 1985-07-19 | Zeichenerkennungs-schreibstift |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15020984A JPS6128176A (ja) | 1984-07-19 | 1984-07-19 | ペン入力装置に於けるデ−タ切出し方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6128176A true JPS6128176A (ja) | 1986-02-07 |
Family
ID=15491912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15020984A Pending JPS6128176A (ja) | 1984-07-19 | 1984-07-19 | ペン入力装置に於けるデ−タ切出し方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6128176A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027122A (ja) * | 1988-06-27 | 1990-01-11 | Fujitsu Ltd | タッチ座標入力装置 |
| JP2013257658A (ja) * | 2012-06-11 | 2013-12-26 | Fujitsu Ltd | 情報端末装置及び押下判定方法 |
| JP2014170272A (ja) * | 2013-03-01 | 2014-09-18 | Seiko Epson Corp | 電子ペン |
-
1984
- 1984-07-19 JP JP15020984A patent/JPS6128176A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH027122A (ja) * | 1988-06-27 | 1990-01-11 | Fujitsu Ltd | タッチ座標入力装置 |
| JP2013257658A (ja) * | 2012-06-11 | 2013-12-26 | Fujitsu Ltd | 情報端末装置及び押下判定方法 |
| JP2014170272A (ja) * | 2013-03-01 | 2014-09-18 | Seiko Epson Corp | 電子ペン |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4751741A (en) | Pen-type character recognition apparatus | |
| JPH06332610A (ja) | 手書き情報入力処理方式 | |
| US6369807B1 (en) | Online character entry device | |
| JPS6128176A (ja) | ペン入力装置に於けるデ−タ切出し方式 | |
| US4190820A (en) | Signal train verification system using landmarks | |
| JPH02208716A (ja) | 文字図形出力装置 | |
| JP2801602B2 (ja) | 単語認識装置 | |
| JPS5919388B2 (ja) | 文字読み取り装置 | |
| JPS638513B2 (ja) | ||
| JPS5994176A (ja) | 手書文字認識装置 | |
| JPS5582382A (en) | Recognition system for hand-written symbol and kana (japanese syllabary) character | |
| JPH0441402Y2 (ja) | ||
| JPH02253415A (ja) | 情報入力装置 | |
| JPH0642188B2 (ja) | ペン入力装置 | |
| JPS609314B2 (ja) | 文字認識方式 | |
| SU465640A1 (ru) | Устройство дл регистрации времени работы технологических параметров | |
| JPS5985577A (ja) | オンライン文字認識前処理方法 | |
| JPS5611288A (en) | Electronic typewriter | |
| JPH0432433B2 (ja) | ||
| JPS5842513B2 (ja) | 実時間手書文字認識装置 | |
| JPH0261066B2 (ja) | ||
| JPH0426153B2 (ja) | ||
| JPS6054086A (ja) | 実時間文字認識装置 | |
| JPS60170861U (ja) | 文字入力装置 | |
| JPH02222085A (ja) | 認識文字種指定方式 |