JPS61281645A - ブロ−ドキヤスト通信方式 - Google Patents
ブロ−ドキヤスト通信方式Info
- Publication number
- JPS61281645A JPS61281645A JP12341485A JP12341485A JPS61281645A JP S61281645 A JPS61281645 A JP S61281645A JP 12341485 A JP12341485 A JP 12341485A JP 12341485 A JP12341485 A JP 12341485A JP S61281645 A JPS61281645 A JP S61281645A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- block
- information processing
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は伝送フレームをそれぞれがレベル付けされ、且
つそれぞれが異なるブロードキャストデータを収容した
複数個のブロックで構成し、これにより、通信効率を高
いものとする。
つそれぞれが異なるブロードキャストデータを収容した
複数個のブロックで構成し、これにより、通信効率を高
いものとする。
本発明はデータの送受信が可能な複数の情報処理装置を
共通の通信母線に接続し、任意の情報処。
共通の通信母線に接続し、任意の情報処。
理装置から複数の情報処理装置に対して同一のデータを
伝送するブロードキャスト通信方式の改良に関するもの
である。
伝送するブロードキャスト通信方式の改良に関するもの
である。
第１図に示すように、通信母線１に通信装置３−１〜３
−°４と本体装置４−１〜４−４とからなる情報処理装
置２−１〜２−４を接続し、任意の情報処理装置から複
数の情報処理装置に同一のデータを伝送すると言うブロ
ードキャスト通信方式は従来より行なわれている。
−°４と本体装置４−１〜４−４とからなる情報処理装
置２−１〜２−４を接続し、任意の情報処理装置から複
数の情報処理装置に同一のデータを伝送すると言うブロ
ードキャスト通信方式は従来より行なわれている。
第７図は従来のブロードキャスト通信方式に於いて使用
されている伝送フレームの構成を示す伝送フレーム構成
図であり、ＤＡＤま送信先の情報処理装置の装置番号を
表示する送信先装置番号表示部、ＣＸはフレームの種別
を表示する種別表示部、弧は送信元の情報処理装置の装
置番号を表示する送信元装置番号表示部、ＤＬは伝送す
るブロードキャストデ・−夕のデータ長を表示するデー
タ長表示部、ＤＸはブロードキャストデータの有無を表
示するデータ有無表示部、ＢＤＮはブロードキャストデ
ータ番号を表示するデータ番号表示部、ＢＲＤはブロー
ドキャストデータを収容するデータ部、Ｆｅ２はフレー
ムチェックシーケンス部である。尚、以下の説明に於い
てはデータ部ＢＲＤ及びフレームチェックシーケンス部
ＦＣＳ以外をフレームヘッダＰＨと称すものとする。
されている伝送フレームの構成を示す伝送フレーム構成
図であり、ＤＡＤま送信先の情報処理装置の装置番号を
表示する送信先装置番号表示部、ＣＸはフレームの種別
を表示する種別表示部、弧は送信元の情報処理装置の装
置番号を表示する送信元装置番号表示部、ＤＬは伝送す
るブロードキャストデ・−夕のデータ長を表示するデー
タ長表示部、ＤＸはブロードキャストデータの有無を表
示するデータ有無表示部、ＢＤＮはブロードキャストデ
ータ番号を表示するデータ番号表示部、ＢＲＤはブロー
ドキャストデータを収容するデータ部、Ｆｅ２はフレー
ムチェックシーケンス部である。尚、以下の説明に於い
てはデータ部ＢＲＤ及びフレームチェックシーケンス部
ＦＣＳ以外をフレームヘッダＰＨと称すものとする。
また、第８図は従来の通信装置３−１〜３−４の構成例
を示すブロック線図で、８１はマイクロプロセッサ、８
２はレシーバ、８３は直列並列変換器、８４は受信バッ
ファ、８５は制御用メモリ、８６はデータ用メモリ、８
７は送信バッファ、８８は並列直列変換器、８９はドラ
イバであり、他の第１図と同一符号は同一部分を表して
いる。
を示すブロック線図で、８１はマイクロプロセッサ、８
２はレシーバ、８３は直列並列変換器、８４は受信バッ
ファ、８５は制御用メモリ、８６はデータ用メモリ、８
７は送信バッファ、８８は並列直列変換器、８９はドラ
イバであり、他の第１図と同一符号は同一部分を表して
いる。
また、第９図は各通信装置３−１〜３−４内のマイクロ
プロセッサ８１の処理内容を示すフローチャートであり
、以下同図を参照してその動作を説明する。
プロセッサ８１の処理内容を示すフローチャートであり
、以下同図を参照してその動作を説明する。
各通信装置３，１〜３−４対応に設けられている各本体
装置４−１〜４−４は各通信装置３−１〜３−４内の制
御用メモリ８５に予め以下のデータを記憶させておく。
装置４−１〜４−４は各通信装置３−１〜３−４内の制
御用メモリ８５に予め以下のデータを記憶させておく。
即ち、送信制肺用データとして、送信すべきブロードキ
ャストデータの番号ＢＤＮｉと、ブロードキャストデー
タの送信周期ＴＸＴｉと、ブロードキャストデータの格
納光先頭アドレスＴＸＡ ｉと、ブロードキャストデー
タのデータ長ＤＬｉとを記憶させ、受信制御用データと
して、受信すべきブロードキャストデータの番号ＢＤＮ
ｉと、ブロードキャストデータの格納先先頭アドレス
ＲＸＡｉと、ブロードキャストデータのデータ長ＤＬｉ
とを記憶させておく。
ャストデータの番号ＢＤＮｉと、ブロードキャストデー
タの送信周期ＴＸＴｉと、ブロードキャストデータの格
納光先頭アドレスＴＸＡ ｉと、ブロードキャストデー
タのデータ長ＤＬｉとを記憶させ、受信制御用データと
して、受信すべきブロードキャストデータの番号ＢＤＮ
ｉと、ブロードキャストデータの格納先先頭アドレス
ＲＸＡｉと、ブロードキャストデータのデータ長ＤＬｉ
とを記憶させておく。
ここで、ｉは複数種類のブロードキャストデータを区別
するための添字である。
するための添字である。
受信モードにある全情報処理装置は通信母線１上の伝送
フレームを受信すると、そのフレームヘッダＦＨに収容
されているデータを受信バッファ８４の領域ｆｈに記憶
させると共にデータ部ＢＲＤに収容されているブロード
キャストデータを受信バッファ８４の領域ｂｒｄに記憶
させ（ステップ５９０）、次いでフレームチェックシー
ケンス部ＦＣ３に基づいて伝送フレームの受信が正常に
終了したか否かを判断する（ステップ５９１）。そして
、ステップＳ９１の判断結果がＹＥＳの場合は、マイク
ロプロセッサ８１は種別表示部ＣＸに基づいて受信した
伝送フレームが通信制御権（トークン）を次情報処理装
置に委譲するためのトークンパスフレームであるか否か
を判断しくステップ３９２）、判断結果がＮＯの場合は
ステップ５９０の処理に戻る。
フレームを受信すると、そのフレームヘッダＦＨに収容
されているデータを受信バッファ８４の領域ｆｈに記憶
させると共にデータ部ＢＲＤに収容されているブロード
キャストデータを受信バッファ８４の領域ｂｒｄに記憶
させ（ステップ５９０）、次いでフレームチェックシー
ケンス部ＦＣ３に基づいて伝送フレームの受信が正常に
終了したか否かを判断する（ステップ５９１）。そして
、ステップＳ９１の判断結果がＹＥＳの場合は、マイク
ロプロセッサ８１は種別表示部ＣＸに基づいて受信した
伝送フレームが通信制御権（トークン）を次情報処理装
置に委譲するためのトークンパスフレームであるか否か
を判断しくステップ３９２）、判断結果がＮＯの場合は
ステップ５９０の処理に戻る。
ステップＳ９２で受信した伝送フレームがトークンパス
フレームであると判断した場合は、マイクロプロセッサ
ｌ？ｔはデータ有無表示部ＤＸに基づいてデ゛−タ部Ｂ
ＲＤにブロードキャストデータが収容されているか否か
を判断しくステップ５９３）、その判断結果がＹＥＳの
場合は受信した伝送フレームのデータ番号表示部ＢＤＮ
に収容されているブロードキャストデータ番号と制御用
メモリ８５に記憶されている受信すべきブロードキャス
トデータの番号ＢＤＮ ｉとを比較する（ステップ５９
４）。そして、ステップ３９４の判断結果がＹＥＳの場
合は、マイクロプロセッサ８１は制御用メモリ８５から
ブロードキャストデータの格納先先頭アドレスＲＸＡｉ
とデータ長ＤＬｉとを読込み（ステップ５９５）、次い
で読込んだＲＸＡｉ、ＤＬｉとに従って受信バッファ８
４の領域ｂｒｄに格納されているブロードキャストデー
タをデータ用メモリ８６に格納しくステップ３９６）、
次いでステップ３９７の処理を行なう。
フレームであると判断した場合は、マイクロプロセッサ
ｌ？ｔはデータ有無表示部ＤＸに基づいてデ゛−タ部Ｂ
ＲＤにブロードキャストデータが収容されているか否か
を判断しくステップ５９３）、その判断結果がＹＥＳの
場合は受信した伝送フレームのデータ番号表示部ＢＤＮ
に収容されているブロードキャストデータ番号と制御用
メモリ８５に記憶されている受信すべきブロードキャス
トデータの番号ＢＤＮ ｉとを比較する（ステップ５９
４）。そして、ステップ３９４の判断結果がＹＥＳの場
合は、マイクロプロセッサ８１は制御用メモリ８５から
ブロードキャストデータの格納先先頭アドレスＲＸＡｉ
とデータ長ＤＬｉとを読込み（ステップ５９５）、次い
で読込んだＲＸＡｉ、ＤＬｉとに従って受信バッファ８
４の領域ｂｒｄに格納されているブロードキャストデー
タをデータ用メモリ８６に格納しくステップ３９６）、
次いでステップ３９７の処理を行なう。
ステップＳ９７では受信した伝送フレームの送信先袋装
置番号表示部ＤＡに収容されている装置番号と自己に割
当てられている装置番号とが一致するか否かに基づいて
受信した伝送フレームが自装置宛のトークンパスフレー
ムであるか否かを判断する。
置番号表示部ＤＡに収容されている装置番号と自己に割
当てられている装置番号とが一致するか否かに基づいて
受信した伝送フレームが自装置宛のトークンパスフレー
ムであるか否かを判断する。
そして、ステップＳ９７の判断結果・がＮＯの場合はマ
イクロプロセッサ８１はステップＳ９０の処理に戻り、
判断結果がＹＥＳの場合は自装置にトークンが委譲され
たとして送信モード処理を実行する（ステップ８９８）
。即ち、ステップ３９ＢではフレームヘッダＦｆ（を送
信バッファ８７の領域ｆｈに格納すると共に、対応する
監視タイマによる計測時間が設定されている送信周期Ｔ
ＸＴ ｉを越えたブロードキャストデータを送信バッフ
ァ８７の領域ｂｒｄに格納し、次いで前記監視タイマを
リセットし、次いで送信バッファ８７に格納されている
データの送出を開始する。尚、送出すべきブロードキャ
ストデータが複数ある場合は、上述した処理を繰返し行
なうものであり、また、送出すべきブロードキャストデ
ータの内の最終のブロードキャストデータのみをトーク
ンパスフレームに包含させて送出するものである。そし
て、送信モード処理が終了すると、叩ちトークンパスフ
レームの送出が完了するとマイクロプロセッサ８１は処
理モードを受信モードに移行しくステップ５９９）、伝
送フレーム受信待ち状態となる（ステップＳ ９０）。
イクロプロセッサ８１はステップＳ９０の処理に戻り、
判断結果がＹＥＳの場合は自装置にトークンが委譲され
たとして送信モード処理を実行する（ステップ８９８）
。即ち、ステップ３９ＢではフレームヘッダＦｆ（を送
信バッファ８７の領域ｆｈに格納すると共に、対応する
監視タイマによる計測時間が設定されている送信周期Ｔ
ＸＴ ｉを越えたブロードキャストデータを送信バッフ
ァ８７の領域ｂｒｄに格納し、次いで前記監視タイマを
リセットし、次いで送信バッファ８７に格納されている
データの送出を開始する。尚、送出すべきブロードキャ
ストデータが複数ある場合は、上述した処理を繰返し行
なうものであり、また、送出すべきブロードキャストデ
ータの内の最終のブロードキャストデータのみをトーク
ンパスフレームに包含させて送出するものである。そし
て、送信モード処理が終了すると、叩ちトークンパスフ
レームの送出が完了するとマイクロプロセッサ８１は処
理モードを受信モードに移行しくステップ５９９）、伝
送フレーム受信待ち状態となる（ステップＳ ９０）。
尚、ステップＳ９２の判断結果がＮｏの場合はマイクロ
プロセッサ８１はステップｓ ｉｏｏの処理を行なった
後、ステップＳ９０の処理に戻るものである。
プロセッサ８１はステップｓ ｉｏｏの処理を行なった
後、ステップＳ９０の処理に戻るものである。
しかし、上述した従来例は１つの伝送フレームで１種類
のブロードキャストデータしか送信できないため、次の
ような問題があった。即ち、トークンを獲得した時に、
送出すべきブロードキャストデータが複数種類ある場合
は、第７図に示す形式の伝送フレームを複数回作成、送
出しなければならないため、通信効率が低くなる問題が
あった。
のブロードキャストデータしか送信できないため、次の
ような問題があった。即ち、トークンを獲得した時に、
送出すべきブロードキャストデータが複数種類ある場合
は、第７図に示す形式の伝送フレームを複数回作成、送
出しなければならないため、通信効率が低くなる問題が
あった。
本発明は前述の如き問題点を解決したものであり、その
目的は通信効率を向上させることにある。
目的は通信効率を向上させることにある。
本発明は前述の如き問題点を解決するため、データの送
受信が可能な複数の情報処理装置を共通の通信母線に接
続し、任意の情報処理装置から複数の情報処理装置に対
して同一のブロードキャストデータを伝送するブロード
キャスト通信方式に於いて、 送信時、前記情報処理装置はそれぞれがレベル付けされ
、且つそれぞれが異なるブロードキャストデータを収容
した複数個のブロックから構成される伝送フレームを送
出し、 受信時、前記情報処理装置は自装置に設定されているレ
ベルと受信した伝送フレーム中の各ブロックのレベルと
に基づいて、受信した伝送フレーム中のブロックを選択
格納するようにしたものである。
受信が可能な複数の情報処理装置を共通の通信母線に接
続し、任意の情報処理装置から複数の情報処理装置に対
して同一のブロードキャストデータを伝送するブロード
キャスト通信方式に於いて、 送信時、前記情報処理装置はそれぞれがレベル付けされ
、且つそれぞれが異なるブロードキャストデータを収容
した複数個のブロックから構成される伝送フレームを送
出し、 受信時、前記情報処理装置は自装置に設定されているレ
ベルと受信した伝送フレーム中の各ブロックのレベルと
に基づいて、受信した伝送フレーム中のブロックを選択
格納するようにしたものである。
第２図は本発明の実施例の要部のブロック線図であり、
通信母線１に接続される通信装置３−１〜３−４の構成
を示したものである。尚、同図に於いて２１はマイクロ
プロセッサ、２２はレシーバ、２３は直列並列変換器、
２４は受信バッファ、２５は制御用メモリ、２６はデー
タ用メモリ、２７は送信バッファ、２８は並列直列変換
器、２９はドライバ、３０は受信すべきブロードキャス
トデータの最高レベルがセットされるレジスタである。
通信母線１に接続される通信装置３−１〜３−４の構成
を示したものである。尚、同図に於いて２１はマイクロ
プロセッサ、２２はレシーバ、２３は直列並列変換器、
２４は受信バッファ、２５は制御用メモリ、２６はデー
タ用メモリ、２７は送信バッファ、２８は並列直列変換
器、２９はドライバ、３０は受信すべきブロードキャス
トデータの最高レベルがセットされるレジスタである。
また、第３図は本実施例に於いて使用する伝送フレーム
の構成例を示す伝送フレーム構成図で、ＤＡ＆よ送信先
の情報処理装置の装置番号を表示する送信先装置番号表
示部、ＣＸはフレームの種別を表示する種別表示部、Ｓ
Ａは送信元の情報処理装置の装置番号を表示する送信元
装置番号表示部、ＢＮは当該フレームを構成するブロッ
クの数を表示するブロック数表示部であり、以上をフレ
ームヘッダＦｉ１と称すものとする。また、フレームを
構成する各ブロックは同一形式で構成されるものであり
、当該ブロック中のブロードキャストデータのレベルを
表示するブロックレベル表示部ＢＬｊと、当該ブロック
に収容されるブロードキャストデータのデー゛夕月メモ
リ２６に於ける格納先頭アドレスを表示するアドレス表
示部ＡＤｊと、当該ブロックに収収容するデータ部ＢＲ
Ｄｊとから構成されるものである。尚、以下の説明に於
いては各ブロックのデータ部ＢＲＤｊ以外をブロックヘ
ッダＢＨｊと称すものとする。ここで、ｊは複数のブロ
ックを区別するための添字である。
の構成例を示す伝送フレーム構成図で、ＤＡ＆よ送信先
の情報処理装置の装置番号を表示する送信先装置番号表
示部、ＣＸはフレームの種別を表示する種別表示部、Ｓ
Ａは送信元の情報処理装置の装置番号を表示する送信元
装置番号表示部、ＢＮは当該フレームを構成するブロッ
クの数を表示するブロック数表示部であり、以上をフレ
ームヘッダＦｉ１と称すものとする。また、フレームを
構成する各ブロックは同一形式で構成されるものであり
、当該ブロック中のブロードキャストデータのレベルを
表示するブロックレベル表示部ＢＬｊと、当該ブロック
に収容されるブロードキャストデータのデー゛夕月メモ
リ２６に於ける格納先頭アドレスを表示するアドレス表
示部ＡＤｊと、当該ブロックに収収容するデータ部ＢＲ
Ｄｊとから構成されるものである。尚、以下の説明に於
いては各ブロックのデータ部ＢＲＤｊ以外をブロックヘ
ッダＢＨｊと称すものとする。ここで、ｊは複数のブロ
ックを区別するための添字である。
また、第４図は各通信装置３−１〜３−４内のデータ用
メモリ２６−１〜２６−４の構成を示すメモリマツプで
あり、送信したブロードキャストデータが送信装置内で
のアドレスに等しい受信装置内のアドレスに格納される
ように構成されているものである。
メモリ２６−１〜２６−４の構成を示すメモリマツプで
あり、送信したブロードキャストデータが送信装置内で
のアドレスに等しい受信装置内のアドレスに格納される
ように構成されているものである。
また、第５図は各通信装置内の各マイクロプロセッサ２
１の処理内容を示すフローチャートであり、以下同図を
参照してその動作を説明する。
１の処理内容を示すフローチャートであり、以下同図を
参照してその動作を説明する。
各通信装置３−１〜３−４対応に設けられている各本体
装置４−１〜４−４は、各通信装置３−１〜３−４内の
制御用メモリ２５−１〜２５−４及びレジスタ３０−１
〜３０−４に予め以下のデータを記憶させておく。即ち
、制御用メモリ２５に送信すべき各ブロードキャストデ
ータのレベルＢＬｊと、送信する各ブロードキャストデ
ータの送信周期ＴＸＴｊと、送信する各ブロードキャス
トデータのデータ用メモリ２６−１〜２６−４に゛於け
るアドレスＡＤｊと、送信する各ブロードキャストデー
タのデータ長ＤＬｊとを記憶させ、レジスタ３０−１〜
３０−４に受信すべきブロードキャストデータの最高レ
ベルＬＣｊをセントしておく。
装置４−１〜４−４は、各通信装置３−１〜３−４内の
制御用メモリ２５−１〜２５−４及びレジスタ３０−１
〜３０−４に予め以下のデータを記憶させておく。即ち
、制御用メモリ２５に送信すべき各ブロードキャストデ
ータのレベルＢＬｊと、送信する各ブロードキャストデ
ータの送信周期ＴＸＴｊと、送信する各ブロードキャス
トデータのデータ用メモリ２６−１〜２６−４に゛於け
るアドレスＡＤｊと、送信する各ブロードキャストデー
タのデータ長ＤＬｊとを記憶させ、レジスタ３０−１〜
３０−４に受信すべきブロードキャストデータの最高レ
ベルＬＣｊをセントしておく。
受信モードにある全情報処理装置は、通信母線ｌ上の伝
送フレームを受信すると、そのフレームヘッダＦＨに収
容されているデータを受信バッファ２４の領域ｆｈに記
憶させ、ブロックヘッダＢＨｊに収容されているデータ
をそれぞれ領域ｂｈｊに、データ部ＢＲＤｊに収容され
ているブロードキャストデータをそれぞれ領域ｂｒｄｊ
に記憶させ（ステップＳ１）、次いでフレームチェック
シーケンス部ＦＣＳに基づいて伝送フレームの受信が正
常に終了したか否かを判断する（ステップＳ２）。
送フレームを受信すると、そのフレームヘッダＦＨに収
容されているデータを受信バッファ２４の領域ｆｈに記
憶させ、ブロックヘッダＢＨｊに収容されているデータ
をそれぞれ領域ｂｈｊに、データ部ＢＲＤｊに収容され
ているブロードキャストデータをそれぞれ領域ｂｒｄｊ
に記憶させ（ステップＳ１）、次いでフレームチェック
シーケンス部ＦＣＳに基づいて伝送フレームの受信が正
常に終了したか否かを判断する（ステップＳ２）。
そして、ステップＳ２で伝送フレームの受信が正常に終
了したと判断した場合は、マイクロプロセッサ２１は種
別表示部ＣＸに基づいて受信した伝送フレームがトーク
ンパスフレームであるか否かを判断しくステップＳ３）
、その判断結果がＹＥＳの場合はブロック数表示部ＢＮ
に基づいて当該フレームがブロック付きであるか否かを
判断する（ステップＳ４）。また、ステップＳ３の判断
結果がＮ。
了したと判断した場合は、マイクロプロセッサ２１は種
別表示部ＣＸに基づいて受信した伝送フレームがトーク
ンパスフレームであるか否かを判断しくステップＳ３）
、その判断結果がＹＥＳの場合はブロック数表示部ＢＮ
に基づいて当該フレームがブロック付きであるか否かを
判断する（ステップＳ４）。また、ステップＳ３の判断
結果がＮ。
の場合は、マイクロプロセッサ２１はトークンパスフレ
ーム以外のフレーム受信処理を行なう（ステップ５１２
）。
ーム以外のフレーム受信処理を行なう（ステップ５１２
）。
そして、ステップＳ４で受信した伝送フレームがブロッ
ク付きであると判断した場合は、マイクロプロセッサ２
１は各ブロックヘッダＢＨｊ中のブロックレベル表示部
ＢＬｊに収容されているレベルと自装置のレジスタ３０
にセントされている値ＬＥｊとを比較する（ステップＳ
５）。そして、ブロックレベル表示部ＢＬｊに収容され
ているレベルがレジスタ３０にセットされている値ＬＢ
ｊ以下である場合、即ちステップＳ５の判断結果がＹＥ
Ｓの場合は、ブロックレベル表示部ＢＬｊに続くアドレ
ス表示部ＡＤｊ及びデータ長表示部ＤＬｊに収容されて
いるデータに基づいて当該ブロックのデータ部ＢＲＤｊ
に収容されているブロードキャストデータをデータ用メ
モリ２６に格納する（ステップＳ６，７）。この時、−
アドレス表示部ＡＤｊに収容されているアドレスは、送
信装置で送信時に設定した格納アドレスであるが、第４
図に示したように、当該データの受信格納アドレスは送
信装置の格納アドレスと一致するようにメモリ領域が割
当られているのでブロックヘッダＢＨｊ中のアドレス表
示部ＡＤｊを参照することにより、正しいアドレスに格
納されることになる。また、ステップＳ５の判断結果が
Ｎｏの場合は、データ長表示部ＤＬｊを使用して、次な
るブロックヘッダＢＨｊを検索し、解析を行ない、必要
に応じ・てデータ部ＢＲＤｊ に収容されているブロ
ードキャストデータをデータ用メモリ２６に格納する。
ク付きであると判断した場合は、マイクロプロセッサ２
１は各ブロックヘッダＢＨｊ中のブロックレベル表示部
ＢＬｊに収容されているレベルと自装置のレジスタ３０
にセントされている値ＬＥｊとを比較する（ステップＳ
５）。そして、ブロックレベル表示部ＢＬｊに収容され
ているレベルがレジスタ３０にセットされている値ＬＢ
ｊ以下である場合、即ちステップＳ５の判断結果がＹＥ
Ｓの場合は、ブロックレベル表示部ＢＬｊに続くアドレ
ス表示部ＡＤｊ及びデータ長表示部ＤＬｊに収容されて
いるデータに基づいて当該ブロックのデータ部ＢＲＤｊ
に収容されているブロードキャストデータをデータ用メ
モリ２６に格納する（ステップＳ６，７）。この時、−
アドレス表示部ＡＤｊに収容されているアドレスは、送
信装置で送信時に設定した格納アドレスであるが、第４
図に示したように、当該データの受信格納アドレスは送
信装置の格納アドレスと一致するようにメモリ領域が割
当られているのでブロックヘッダＢＨｊ中のアドレス表
示部ＡＤｊを参照することにより、正しいアドレスに格
納されることになる。また、ステップＳ５の判断結果が
Ｎｏの場合は、データ長表示部ＤＬｊを使用して、次な
るブロックヘッダＢＨｊを検索し、解析を行ない、必要
に応じ・てデータ部ＢＲＤｊ に収容されているブロ
ードキャストデータをデータ用メモリ２６に格納する。
上述したような処理を当該フレームに収容される全ての
ブロックについて行なうと（ステップＳ８）、マイクロ
プロセッサ２１は送信先装置番号表示部ＤＡに収容され
ている装置番号と自己に割当てｃ られ”ている装置番号が一致するかいな片氷づいて受信
した伝送フレームが自装置宛のトークンパスフレームで
あるか否かを判断する（ステップ３９）。
ブロックについて行なうと（ステップＳ８）、マイクロ
プロセッサ２１は送信先装置番号表示部ＤＡに収容され
ている装置番号と自己に割当てｃ られ”ている装置番号が一致するかいな片氷づいて受信
した伝送フレームが自装置宛のトークンパスフレームで
あるか否かを判断する（ステップ３９）。
そして、ステップＳ９の判断結果がＮＯの場合は、マイ
クロプロセッサ２１はステップＳ１の処理に戻り、判断
結果がＹＥＳの場合は自装置にトークンが委譲されたと
して送信モード処理を実行する（ステ・７プ５１０）。
クロプロセッサ２１はステップＳ１の処理に戻り、判断
結果がＹＥＳの場合は自装置にトークンが委譲されたと
して送信モード処理を実行する（ステ・７プ５１０）。
即ち、ステップＳ１０ではフレームへラダＦＨを送信バ
ッファ２７の領域ｆｈにセントすると共に、対応する監
視タイマによる計測時間が設定されている送信周期ＴＸ
Ｔｊを越えたブロードキャストデータのブロックヘッダ
ＢＨｊを送信バ、７フア２７の領域ｂｈｊにセットし、
次いで前記監視タイマをリセットし、次いで送信バッフ
ァ２７中のフレームヘッダＦＨ，ブロックヘッダＢＨｊ
に続き、ブロックヘッダＢＨｊ中のアドレス表示部ＡＤ
ｊ、データ長表示部ＤＬｊを参照してデータ用メモリか
ら該当するブロードキャストデータを読出しつつ送信を
行なう。尚、複数個の監視タイマがタイムアツプしてい
る場合は、複数ブロックを同時に送出すべく複数個のブ
ロックヘッダＢＨｊを送信バッファ２７にセットするも
のである。そして、送信モードが終了すると、即ちトー
クンパスフレームの送出が完了すると、マイクロプロセ
ッサ２１は処理モードを受信モードに移行しくステップ
３１１）、伝送フレーム受信待ち状態となる（ステップ
３１）。
ッファ２７の領域ｆｈにセントすると共に、対応する監
視タイマによる計測時間が設定されている送信周期ＴＸ
Ｔｊを越えたブロードキャストデータのブロックヘッダ
ＢＨｊを送信バ、７フア２７の領域ｂｈｊにセットし、
次いで前記監視タイマをリセットし、次いで送信バッフ
ァ２７中のフレームヘッダＦＨ，ブロックヘッダＢＨｊ
に続き、ブロックヘッダＢＨｊ中のアドレス表示部ＡＤ
ｊ、データ長表示部ＤＬｊを参照してデータ用メモリか
ら該当するブロードキャストデータを読出しつつ送信を
行なう。尚、複数個の監視タイマがタイムアツプしてい
る場合は、複数ブロックを同時に送出すべく複数個のブ
ロックヘッダＢＨｊを送信バッファ２７にセットするも
のである。そして、送信モードが終了すると、即ちトー
クンパスフレームの送出が完了すると、マイクロプロセ
ッサ２１は処理モードを受信モードに移行しくステップ
３１１）、伝送フレーム受信待ち状態となる（ステップ
３１）。
第６図は本発明の実施例に於ける伝送フレームの送受信
の様子を示すタイムチャートである。ここで、斜線を施
した部分は各装置の送信フレーム、他は各装置に於ける
受信フレームであり、簡単のためにトークンパスフレー
ムのみを示しである。
の様子を示すタイムチャートである。ここで、斜線を施
した部分は各装置の送信フレーム、他は各装置に於ける
受信フレームであり、簡単のためにトークンパスフレー
ムのみを示しである。
今、装置番号工の装置ＳＴＩが、ブロックレベルがそれ
ぞれ１，２．３のブロードキャストデータ■。
ぞれ１，２．３のブロードキャストデータ■。
■、■を送出し、装置番号２，３．４の装置ＳＴ２゜Ｓ
ｒ１． Ｓｒ１の最高受信レベルがそれぞれ１，３．２
に設定されているとする。また、装置ＳＴＩが送出する
ブロードキャストデータ■、■、■の送信周期がそれぞ
れＴ、２Ｔ、４Ｔであるとする。この場合、装置ＳＴ２
は受信フレーム中のレベル１のブロックのみのデータを
、装置ＳＴ３はレベル１．２．３のブロックのデータを
、装置ＳＴ４はレベル１，２のデータを格納することに
なる。同図から判るように、１回のブロードキャスト通
信で複数種類のブロードキャストデータを送信できるた
め、通信効率を高いものとすることができると共に、設
定された送信周期に従い正確な周期でブロードキャスト
データを送出することができる。
ｒ１． Ｓｒ１の最高受信レベルがそれぞれ１，３．２
に設定されているとする。また、装置ＳＴＩが送出する
ブロードキャストデータ■、■、■の送信周期がそれぞ
れＴ、２Ｔ、４Ｔであるとする。この場合、装置ＳＴ２
は受信フレーム中のレベル１のブロックのみのデータを
、装置ＳＴ３はレベル１．２．３のブロックのデータを
、装置ＳＴ４はレベル１，２のデータを格納することに
なる。同図から判るように、１回のブロードキャスト通
信で複数種類のブロードキャストデータを送信できるた
め、通信効率を高いものとすることができると共に、設
定された送信周期に従い正確な周期でブロードキャスト
データを送出することができる。
以上説明したように、 本発明は伝送フレームをそれぞ
れがレベル付けされ、且つそれぞれが異なるブロードキ
ャストデータを収容した複数個のブロックで構成したも
のであるから、通信効率を従来例に比較して高めること
ができる利点があると共に、伝送フレームの送信周期を
正確なものとすることができる利点がある。
れがレベル付けされ、且つそれぞれが異なるブロードキ
ャストデータを収容した複数個のブロックで構成したも
のであるから、通信効率を従来例に比較して高めること
ができる利点があると共に、伝送フレームの送信周期を
正確なものとすることができる利点がある。
第１図はブロードキャスト通信方式を説明するブロック
線図、第２図は本発明の実施例のブロック線図、第３図
は本発明の実施例の伝送フレームの構成図、第４図はデ
ータ用メモリの構成図、第５図はマイクロプロセッサ２
１の処理内容を示すフローチャート、第６図は伝送フレ
ームの送受信の様子を示すタイムチャート、第７図は従
来例の伝送フレームの構成図、第８図は従来例のブロッ
ク線図、第９図はマイクロプロセッサ８１の処理内容を
示すフローチャートである。 １は通信母線、２．２−１〜２−４は情報処理装置、３
．３−１〜３−４は通信装置、４．４−１〜４−４は本
体装置、２１はマイクロプロセッサ、２２はレシーバ、
２３は直列並列変換器、２４は受信バッファ、２５は制
御用メモリ、２６はデータ用メモリ、２７は送信バッフ
ァ、２８は並列直列変換器、２９はドライバ、３０は受
信すべきブロードキャストデータの最高レベルがセット
されるレジスタである。 特許出願人 富士電機株式会社（外１名）代理人弁理士
玉蟲久五部（外２名） １；通信母線 ブロードキャスト通信方式乞説明するプロ・ンク線口第
１図 ＦＣＳ： フレームチエフクシ−γンス邪本発明の実施
例のイ云送フレームの構成図の構成例を示すブロック線
図 第２図 従来例の伝送フレーム構成図 第 ７ 図 従来の通（ｉ装置の（算成伊］を示すフ゛口・シフ線図
第８図 第９図
線図、第２図は本発明の実施例のブロック線図、第３図
は本発明の実施例の伝送フレームの構成図、第４図はデ
ータ用メモリの構成図、第５図はマイクロプロセッサ２
１の処理内容を示すフローチャート、第６図は伝送フレ
ームの送受信の様子を示すタイムチャート、第７図は従
来例の伝送フレームの構成図、第８図は従来例のブロッ
ク線図、第９図はマイクロプロセッサ８１の処理内容を
示すフローチャートである。 １は通信母線、２．２−１〜２−４は情報処理装置、３
．３−１〜３−４は通信装置、４．４−１〜４−４は本
体装置、２１はマイクロプロセッサ、２２はレシーバ、
２３は直列並列変換器、２４は受信バッファ、２５は制
御用メモリ、２６はデータ用メモリ、２７は送信バッフ
ァ、２８は並列直列変換器、２９はドライバ、３０は受
信すべきブロードキャストデータの最高レベルがセット
されるレジスタである。 特許出願人 富士電機株式会社（外１名）代理人弁理士
玉蟲久五部（外２名） １；通信母線 ブロードキャスト通信方式乞説明するプロ・ンク線口第
１図 ＦＣＳ： フレームチエフクシ−γンス邪本発明の実施
例のイ云送フレームの構成図の構成例を示すブロック線
図 第２図 従来例の伝送フレーム構成図 第 ７ 図 従来の通（ｉ装置の（算成伊］を示すフ゛口・シフ線図
第８図 第９図
Claims (1)
- 【特許請求の範囲】 データの送受信が可能な複数の情報処理装置を共通の通
信母線に接続し、任意の情報処理装置から複数の情報処
理装置に対して同一のブロードキャストデータを伝送す
るブロードキャスト通信方式に於いて、 送信時、前記情報処理装置はそれぞれがレベル付けされ
、且つそれぞれが異なるブロードキャストデータを収容
した複数個のブロックから構成される伝送フレームを送
出し、 受信時、前記情報処理装置は自装置に設定されているレ
ベルと受信した伝送フレーム中の各ブロックのレベルと
に基づいて、受信した伝送フレーム中のブロックを選択
格納することを特徴とするブロードキャスト通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12341485A JPS61281645A (ja) | 1985-06-06 | 1985-06-06 | ブロ−ドキヤスト通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12341485A JPS61281645A (ja) | 1985-06-06 | 1985-06-06 | ブロ−ドキヤスト通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61281645A true JPS61281645A (ja) | 1986-12-12 |
| JPH0575212B2 JPH0575212B2 (ja) | 1993-10-20 |
Family
ID=14859966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12341485A Granted JPS61281645A (ja) | 1985-06-06 | 1985-06-06 | ブロ−ドキヤスト通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61281645A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288941A (ja) * | 1988-05-20 | 1990-11-28 | Fuji Electric Co Ltd | 複数処理装置へのシステムデータ設定，変更方法 |
-
1985
- 1985-06-06 JP JP12341485A patent/JPS61281645A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288941A (ja) * | 1988-05-20 | 1990-11-28 | Fuji Electric Co Ltd | 複数処理装置へのシステムデータ設定，変更方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0575212B2 (ja) | 1993-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3188732B2 (ja) | Ｉｅｅｅ８０２．３構内通信網を非同期時分割多重通信網に接続するためのブリッジ | |
| EP0156542B1 (en) | Interconnection of communications networks | |
| US4337465A (en) | Line driver circuit for a local area contention network | |
| JPH01255340A (ja) | マルチネツトワークシステム | |
| JPS61212940A (ja) | マルチネツトワ−クシステムのデ−タ伝送方法 | |
| JPH0832644A (ja) | 信号受信装置 | |
| US20030179719A1 (en) | Method and apparatus for transmitting packets at a transfer rate that depends on a response from a destination | |
| EP0936779A1 (en) | Network system | |
| CN100405768C (zh) | 数据包控制系统和通信方法 | |
| JPS61281645A (ja) | ブロ−ドキヤスト通信方式 | |
| EP0994605A2 (en) | Method for synchronous communication in an IEEE-1394 serial bus network | |
| JP4137290B2 (ja) | パケット転送方法及びパケット転送制御装置 | |
| JPH0220026B2 (ja) | ||
| US6282203B1 (en) | Packet data transmitting apparatus, and method therefor | |
| KR100226781B1 (ko) | 노드(node)인식(recognition)방법 | |
| JPS6195643A (ja) | デ−タ伝送方式 | |
| JP5185920B2 (ja) | データパケット組み立て方法及びデバイス | |
| CN117956048B (zh) | 一种mipi模式控制器与数据传输控制系统 | |
| JPS5955657A (ja) | 回線走査方式 | |
| JPH0923245A (ja) | ネットワーク間接続装置 | |
| KR100257194B1 (ko) | 통신 시스템에 있어서의 데이터 통신장치 및 방법 | |
| JPS5871749A (ja) | ル−プ式デ−タ伝送方式 | |
| JPS6359098A (ja) | タイムスロツトシフト制御方式 | |
| JPS59207763A (ja) | デ−タ伝送回線のル−プ式全二重通信方式 | |
| JPS6132629A (ja) | 多回線通信制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |