JPS61276449A - デ−タ送信制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概　要〕 複数の伝送路を制御する処理装置において、複数の伝送
路に、同文データを同時に送信するための制御方式であ
る。各伝送路に接続する端末装置のアドレスを送信する
ために、伝送路個別のアドレスレジスタを設け、端末ア
ドレス送信時には、該アドレスレジスタから個別のアド
レスを送信し、その他の部分及びデータは同一の内容を
複数伝送路に並列に送信することにより、迅速なデータ
送信処理を可能にする。

〔産業上の利用分野〕

本発明は、計算機システム等の、複数の伝送路を制御す
る処理装置において、複数の伝送路に、同文データを同
時に送信するための制御方式に関する。

計算機システムの端末装置等を、処理装置に接続するた
めに、例えばビット直列伝送方式の伝送路に複数の端末
装置を接続する構成が、広く使用されている。

処理装置には、このような伝送路を、一般に複数回線接
続するが、経済性や処理能力等の条件から、通常は同時
には１回線の制御のみを行うように構成されているので
、同文のデータを送信する場合にも、宛先別に送信を繰
り返すことが必要である。

〔従来の技術と発明が解決しようとする問題点〕第２図
は、複数の伝送路を制御する処理装置の一構成例ブロッ
ク図である。

図は、処理装置のデータ送信制御部分を示し、複数の伝
送路！−１、Ｌ２、−・１−ｎに対して、信号変換部２
−１．２−２、−・・２−ｎが設けられ、公知のように
送信信号線３によって入力される２値信号に対応する、
所定方式の伝送信号を伝送路へ送出する。

送信信号線３には、送信レジスタ６に設定される情報が
、シフト信号線７の信号によって、１ビツトづつシフト
して出力されるので、送信レジスタ６に、送信コマンド
及びデータを順次セットすることにより、それらの送信
が行われる。

送信コマンドは、例えば第３図（ａ）に示す１４ビツト
の形式を有し、スタートビット１０、コマンド／データ
識別ビット１１　（例えば°１゛によりコマンド語を示
す）、３ビツトの端末アドレス部１２．８ビツトのコマ
ンドコード部１３、及びパリティビット１４からなる。

端末アドレス部１２で指定するアドレスは、各伝送路ご
とに、その伝送路に接続する端末装置を識別するアドレ
スである。

データは上記送信コマンドに続いて、所要語数のデータ
語として送信され、各データ語は、例えば第３図（ｂｌ
に示すように１４ビツトからなり、コマンド語と同様の
スタートビット１０、コマンド／データ識別ピッ）１１
　（’０’　によりデータ語を示す）、パリティビット
１４と、９ビツトのデータ部１５（データと１パリテイ
ビツト）、及びデータの種類等を示す２ビツトのデータ
修飾子部１６からなる。

こ＼で、送信信号線３の信号は、すべての信号変換部２
−１〜２−ｎに並列に入力されるが、そのうち、回線ア
ドレスレジスタ４に設定された回線アドレスを、デコー
ダ５によりデコードした出力により選択される１回線の
信号変換部のみがアクチブにされ、送信は１回線づつ行
われる。

従って、複数の伝送路に送信するデータが同一の内容で
ある場合にも、同文データの送信を送信回線数だけ繰り
返す必要があり、そのような場合には、処理装置の負荷
が不当に大きくなり、又長い送信時間を必要とする等の
問題がある。

〔問題点を解決するための手段〕

第１図は、本発明の構成を示すブロック図であり、処理
装置の送信制御部分の構成を示す。

図において、２０−１〜２０−ｎ及び２１−１〜２１−
ｎは、それぞれ各伝送路１−１〜１−ｎに対して設ける
アドレスレジスタ及び切換器、２２はアドレス送信制御
部、２３は回線指定レジスタである。

〔作　用〕

複数の伝送路へ同文データを同時送信する場合には、ま
ず所要の回線アドレスを順次指定して、その伝送路１−
１〜１−ｎ上の端末装置を指定する端末アドレスを、該
当するアドレスレジスタ２０−１〜２０−ｎにセットし
、又回線指定レジスタ２３の回線対応ビットをオンにす
る。

次に、従来と同様に、送信レジスタ６に、送信コマンド
のコマンド語、及びそれに続いて所要数のデータ語を順
次設定して送出すると、それらは回線指定レジスタ２３
で指定した１又は複数の回線の、切換器２１−１〜２１
−ｎを介して、信号変換器２−１〜２−ｎへ入力する。

但しコマンド語の送信開始と同時に起動するアドレス送
信制御部２２が、コマンド語の端末アドレス部１２の送
信期間に同期して、出力線２４をオンにし、該信号によ
って、切換器２１−１〜２１−ｎをアドレスレジスタ２
０−１〜２０−ｎ側へ切り換えると共に、アドレスレジ
スタ２０−１〜２０−ｎをシフトして、各回線個別の端
末アドレス信号を、信号変換器２〜１〜２−ｎへ入力す
ることにより、伝送路１−１〜１−ｎへ送出する。

以上の制御により、各伝送路の宛先端末装置は個別にア
ドレスされ、且つ同文データの送信は、所要の全伝送路
に同時に行われる。

〔実施例〕

第１図において、デコーダ５は従来と同様に、回線アド
レスレジスタ４にセントされた回線アドレスによる１回
線を選択する信号を出力する。但し該信号は本発明にお
いては、アドレスレジスタ２０−１〜２０−ｎの選択に
使用される。

このようにして選択するアドレスレジスタ２０−１〜２
０−ｎに、対応する伝送路上の宛先端末装置を指定する
端末アドレスを設定し、この制御を、同文データの送信
先とする所要の伝送路１−１〜１−ｎに行って、所要の
アドレスレジスタ２０−１〜２０−ｎに、個別の端末ア
ドレスを設定する。

回線指定レジスタ２３は、伝送路１−１〜１−ｎに対応
するピントからなるレジスタで、同時に送信する伝送路
に対応するビットを、すべてオンにセントしておく。

それらの各ビットは、該当する信号変換器２−１〜２−
ｎに接続し、オン信号により、信号変換器２１〜２−ｎ
を個別にアクチブにするように構成する。

このようにして、送信レジスタ６にコマンド語とデータ
語を順次設定して、送信信号線３に送出すると、それら
は全回線の切換器２１−１〜２１−ｎを経て、それぞれ
信号変換器２−１〜２−ｎへ入力するので、アクチブな
信号変換器２−１〜２−ｎからは、同時にそれぞれの伝
送路へ、同じ伝送信号が並列に送出される。

但し、コマンド語の送信開始と同時に起動するアドレス
送信制御部２２が、コマンド語のアドレス部１２の送信
期間に同期して、出力線２４をオンにする。該信号は切
換器２１−１〜２１−ｎをアドレスレジスタ２０−１〜
２０−ｎ側へ切り換えるので、送信信号線３に送出され
ている信号は阻止される。従って、送信レジスタ６にあ
る、コマンド語の端末アドレス部１２は送信されなくな
る。

代わりに、アドレスレジスタ２０−１〜２０−ｎがシフ
トされ、設定されている端末アドレスが、ビット直列信
号になって、それぞれ対応する信号変換器２−１〜２−
ｎへ入力して伝送路へ送出される。従って、宛先端末装
置は、各伝送路１−１〜１−ｎにおいて個別に指定され
ることができる。

その後、出力線２４がオフになるので、各切換器２１−
１〜２１−ｎは送信信号線３の信号を通すように復旧し
、コマンド語のコマンドコード部１３以隆、及び続くデ
ータ語が、送信レジスタ６から指定の全伝送路へ同時に
送信される。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、処理
装置に接続する複数の伝送路に、同文のデータを送信す
る処理が、迅速且つ効率よく実行されるので、計算機シ
ステム等の性能を改善するという著しい工業的効果があ
る。

【図面の簡単な説明】

第１図は本発明の実施例構成ブロック図、第２図は従来
の一構成例ブロック図、 第３図はコマンド語／データ語の説明図である。 図において、 １−ＩＪ−ｎは伝送路、　　２−１−２−ｎは信号変換
器、３は送信信号線、 ４は回線アドレスレジスタ、 ５はデコーダ、　　　　　６は送信レジスタ、７はシフ
ト信号線、　　１０はスタートビット、１２は端末アド
レス部、　１３はコマンドコード部、１５はデータ部、 ２０−１〜２０−ｎはアドレスレジスタ、２１−１〜２
１−ｎは切換器、　２２はアドレス送信制御部、２３は
回線指定レジスタ 第　　１　　圀 イｙｊｔ、の一肩戸〈ｐ司フ゛Ｄツ７ｒｎ茅　２　圀 第　　３　圀

Claims (1)

1. 【特許請求の範囲】 それぞれ１以上の端末装置を接続する複数の伝送路（１
   −１〜１−ｎ）に対する、データ送信を制御する処理装
   置において、 指定する複数の該伝送路（１−１〜１−ｎ）に対し、同
   一の送信コマンド及びデータを並列に送信する手段（６
   、２３）、 該各伝送線路ごとに設ける、アドレスレジスタ（２０−
   １〜２０−ｎ）、 及び、該送信コマンド内の宛先アドレス送信期間には、
   該各アドレスレジスタに設定してあるアドレスを、該各
   伝送路に個別に送信する手段（２２）を有することを特
   徴とするデータ送信制御方式。