JPS61276314A - 化合物半導体の液相エピタキシヤル成長方法 - Google Patents
化合物半導体の液相エピタキシヤル成長方法Info
- Publication number
- JPS61276314A JPS61276314A JP60118210A JP11821085A JPS61276314A JP S61276314 A JPS61276314 A JP S61276314A JP 60118210 A JP60118210 A JP 60118210A JP 11821085 A JP11821085 A JP 11821085A JP S61276314 A JPS61276314 A JP S61276314A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alinas
- ingaas
- forbidden band
- band width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＩｎＰと格子整合するＩｎＧａＡａ上°にＡＪ Ｉ ｎ
Ａｓを成長する方法であって、両者の中間の禁制帯幅の
半導体中間層をＩｎＧａＡｓとＡｌＩｎＡｓの間に挾ん
で液相エピタキシャル成長することによシ、良好な半導
体結晶構造を得る。
Ａｓを成長する方法であって、両者の中間の禁制帯幅の
半導体中間層をＩｎＧａＡｓとＡｌＩｎＡｓの間に挾ん
で液相エピタキシャル成長することによシ、良好な半導
体結晶構造を得る。
本発明は液相エピタキシャル成長法（ＬＰｇ法）に係り
、４ＩＫ１１１Ｐと格子整合するＩｎＧａＡｓ層上にＡ
ｌＩｎＡｓの良好な結晶層を成長せしめる方法に関する
。
、４ＩＫ１１１Ｐと格子整合するＩｎＧａＡｓ層上にＡ
ｌＩｎＡｓの良好な結晶層を成長せしめる方法に関する
。
最近、１μｍＷ受光素子として％ ＩｎＰに格子整合す
るＩｎＧａＡｓを光吸収層とし、ＡｌＩｎＡｓを増倍層
トスるアバランシェ・フォト・ダイオード（ＡＰＤ）が
提案されている。
るＩｎＧａＡｓを光吸収層とし、ＡｌＩｎＡｓを増倍層
トスるアバランシェ・フォト・ダイオード（ＡＰＤ）が
提案されている。
第５図にその要部断面図を表わしてあシ、ｎ＋−ＩｎＰ
基板５１上に、光吸収層５２のｎ −ＩｎＧａＡａ層、
キャリア増倍層８のｎ ＡｌＩｎＡｓ層が順に成長さ
れておυ、ｐｆｌ接合形成のためＣｄ等のｐ＋形拡散層
団が形成しである。
基板５１上に、光吸収層５２のｎ −ＩｎＧａＡａ層、
キャリア増倍層８のｎ ＡｌＩｎＡｓ層が順に成長さ
れておυ、ｐｆｌ接合形成のためＣｄ等のｐ＋形拡散層
団が形成しである。
第５図のＡＪＦＩｎＡｓを増倍層とする構造は、特にノ
イズ特性改善の可能性を有することが注目されている。
イズ特性改善の可能性を有することが注目されている。
ＡＰＤのノイズ特性は、増倍層の半導体のイオン化率に
よシそのノイズレベルが決まシ、普通に用いられている
ＩｎＰを増倍層とする素子では、ノイズ特性の改善は限
界に達している。これに対して、ＡｌＩｎＡｓはＩｎＰ
よりバンドギャップも広く、イオン化率も異なるものと
考えられ、ノイズレベルを低下せしめる可能性がある。
よシそのノイズレベルが決まシ、普通に用いられている
ＩｎＰを増倍層とする素子では、ノイズ特性の改善は限
界に達している。これに対して、ＡｌＩｎＡｓはＩｎＰ
よりバンドギャップも広く、イオン化率も異なるものと
考えられ、ノイズレベルを低下せしめる可能性がある。
ところが、従来、光デバイスの作製において一般的であ
る液相成長法（ＬＰＥ ）でＩｎＧａＡｓ上にＡｌＩｎ
Ａｓを直接成長させようとすると、ＡｊＩｎＡａを成長
する溶液中にＩｎＧａＡｓが溶は込んでしまい、高品質
なＡｔ Ｉ ｎＡｓ ／ Ｉ ｎＧａＡａ構造を得るこ
とが困難であった。
る液相成長法（ＬＰＥ ）でＩｎＧａＡｓ上にＡｌＩｎ
Ａｓを直接成長させようとすると、ＡｊＩｎＡａを成長
する溶液中にＩｎＧａＡｓが溶は込んでしまい、高品質
なＡｔ Ｉ ｎＡｓ ／ Ｉ ｎＧａＡａ構造を得るこ
とが困難であった。
そのため、第５図の構造を作製するのに、ＭＨＩ（分子
ビームエピタキシャル）法等でＡｌＩｎＡｓの結晶成長
を行なわなければならず、量産上問題があった。
ビームエピタキシャル）法等でＡｌＩｎＡｓの結晶成長
を行なわなければならず、量産上問題があった。
〔問題点を解決するための手段〕
本発明においては、上記問題点を解決するために、Ｉｎ
ＧａＡ１上にＡＪ Ｉ ｎＡ ａを成長させるＫあた９
、中間層としてＩｎＧａＡｓとＡｌＩｎＡｓの中間の禁
制帯幅を有する半導体層を介在せしめ、ＡＪＩｎＡａの
成長を液相成長法（ＬＰＥ ）で行なう。
ＧａＡ１上にＡＪ Ｉ ｎＡ ａを成長させるＫあた９
、中間層としてＩｎＧａＡｓとＡｌＩｎＡｓの中間の禁
制帯幅を有する半導体層を介在せしめ、ＡＪＩｎＡａの
成長を液相成長法（ＬＰＥ ）で行なう。
禁制帯幅が小なる化合物半導体層上に禁制帯幅が大なる
化合物半導体層を液相成長法で形成する場合、前者が後
者の成長用メルト中に溶は込む速度が大きい傾向があシ
、直接成長するのは困難である。
化合物半導体層を液相成長法で形成する場合、前者が後
者の成長用メルト中に溶は込む速度が大きい傾向があシ
、直接成長するのは困難である。
本発明のように、あらかじめ禁制帯幅が小なるＩｎＧａ
Ａｓ上に、成長すべき、禁制帯幅が大なるＡｌＩｎＡｓ
＋との中間の禁制帯幅の中間層を設け、その後、ＡｌＩ
ｎＡｓ Ｏ液相成長を行なうようにすると、該中間層が
アンチメルトバック層として作用し、高品質な半導体構
造を得ることができる。
Ａｓ上に、成長すべき、禁制帯幅が大なるＡｌＩｎＡｓ
＋との中間の禁制帯幅の中間層を設け、その後、ＡｌＩ
ｎＡｓ Ｏ液相成長を行なうようにすると、該中間層が
アンチメルトバック層として作用し、高品質な半導体構
造を得ることができる。
第１図に本発明の第１の実施例の断面図を表わしている
。第１図において、ＩｎＰ基板（この例では（１１１）
Ａ面を用いている）１上に、これと格子整合するＩｎ
ＧａＡａ層２がエピタキシャル成長され、その上に前述
の中間層３が、ま九その上にＡＪＩｎＡＩＩ層４が液相
エピタキシャル成長されている。
。第１図において、ＩｎＰ基板（この例では（１１１）
Ａ面を用いている）１上に、これと格子整合するＩｎ
ＧａＡａ層２がエピタキシャル成長され、その上に前述
の中間層３が、ま九その上にＡＪＩｎＡＩＩ層４が液相
エピタキシャル成長されている。
ＩｎＰ基板を用いる場合、それと格子整合可能な材料系
としてＩｎＧａＡｓＰ （ＩｎＰ＋ ＩｎＧａＡｓを含
む）及びＡｊＧａＩｎＡｓ （ＡｌＩｎＡｓ、 ＩｎＧ
ａＡ１上を含む）等が知られている。従ってＩｎＧａＡ
ｓとＡＪＩｎＡａの中間に形成する層としてはこれらの
中から選択すれば良いことになる。そしてこれらの材料
の内、禁制帯幅の点からするとＩｎＧａＡｓが最も小さ
く（Ｉｇ＝０．７Ｊ）ｅＶ） 、 ＡｌＩｎＡｓが最も
大きい（１，４５ｅＶ ）。
としてＩｎＧａＡｓＰ （ＩｎＰ＋ ＩｎＧａＡｓを含
む）及びＡｊＧａＩｎＡｓ （ＡｌＩｎＡｓ、 ＩｎＧ
ａＡ１上を含む）等が知られている。従ってＩｎＧａＡ
ｓとＡＪＩｎＡａの中間に形成する層としてはこれらの
中から選択すれば良いことになる。そしてこれらの材料
の内、禁制帯幅の点からするとＩｎＧａＡｓが最も小さ
く（Ｉｇ＝０．７Ｊ）ｅＶ） 、 ＡｌＩｎＡｓが最も
大きい（１，４５ｅＶ ）。
一般的に、液相成長法（ＬＰＥ法）では、エネルギギャ
ップ（禁制帯幅）差の大きな場合には直接成長するのが
困難であるが、本実施例では中間層３としてＡＪＧａＩ
ｎＡｓ （Ｅｇ ：１．１ ｅＶ ）を設けたところ、
高品質なＡＪ Ｉ ｎＡｓ／ Ｉ ｎＧａＡａ構造が得
られた。
ップ（禁制帯幅）差の大きな場合には直接成長するのが
困難であるが、本実施例では中間層３としてＡＪＧａＩ
ｎＡｓ （Ｅｇ ：１．１ ｅＶ ）を設けたところ、
高品質なＡＪ Ｉ ｎＡｓ／ Ｉ ｎＧａＡａ構造が得
られた。
第３図に、本実施例の具体的な成長工程を表わしてあシ
、（Ａ）は液相成長に用いるスライドボートであり、諺
がメルト溜め、３１がＩｎＰ基板１が装着されたボート
であシ、矢印方向に摺動される。
、（Ａ）は液相成長に用いるスライドボートであり、諺
がメルト溜め、３１がＩｎＰ基板１が装着されたボート
であシ、矢印方向に摺動される。
メルト溜め諺のメル）１〜■は次の通りである。
！のメルト：メルトバック用のメルトで、ＩｎＰ基板１
の表面のダメイジを除く ■のメルト： ＩｎＧａＡｓ成長用メルト■のメルト：
中間層成長用メルト Ｗのメル） ： 、ＡｌＩｎＡｓの成長用メルト第３図
（Ｂ）に液相成長の温度プログラムを示しである。本実
施例ではアバランシェ・フォト・ダイオード（ＡＰＤ
）を考えているので、増倍層としてＡｌＩｎＡｓは約２
μｍの厚さが必要となる。そのため、成長開始温度を７
９０℃とかなシ高くしている゛（通常は６５０℃位）。
の表面のダメイジを除く ■のメルト： ＩｎＧａＡｓ成長用メルト■のメルト：
中間層成長用メルト Ｗのメル） ： 、ＡｌＩｎＡｓの成長用メルト第３図
（Ｂ）に液相成長の温度プログラムを示しである。本実
施例ではアバランシェ・フォト・ダイオード（ＡＰＤ
）を考えているので、増倍層としてＡｌＩｎＡｓは約２
μｍの厚さが必要となる。そのため、成長開始温度を７
９０℃とかなシ高くしている゛（通常は６５０℃位）。
最初、８１０℃位でメルトを形成しておき、冷却速度α
＝０．６℃／ｍｉｎで冷却し、７９０℃位になったとこ
ろでメルト■とＩｎＰ基板１とを接触し、はんのわずか
メルトバックし、７９０℃でＩｎＰ基板１とメル）ＩＩ
を接触し、ＩｎＧａＡａを成長せしめ、２℃落ちたとこ
ろの７８８℃でメル）ＩＩＩと接触してＡＪＧａＩｎＡ
ｓを成長せしめ、１℃落としたところでメルト■と接触
せしめ、７８７℃からＡｌＩｎＡｓの成長を行ない、ｕ
℃落ちた７７５℃でメルト■と基板を離して成長を終了
する。
＝０．６℃／ｍｉｎで冷却し、７９０℃位になったとこ
ろでメルト■とＩｎＰ基板１とを接触し、はんのわずか
メルトバックし、７９０℃でＩｎＰ基板１とメル）ＩＩ
を接触し、ＩｎＧａＡａを成長せしめ、２℃落ちたとこ
ろの７８８℃でメル）ＩＩＩと接触してＡＪＧａＩｎＡ
ｓを成長せしめ、１℃落としたところでメルト■と接触
せしめ、７８７℃からＡｌＩｎＡｓの成長を行ない、ｕ
℃落ちた７７５℃でメルト■と基板を離して成長を終了
する。
なお、本実施例ではＩｎＰ基板１は（１１１） Ａ面を
用いているが、これは他の面、例えば（１１１） Ｂ面
或いは（ｉｏｏ）面等よシ基板がメルトに溶けにくく、
良好な結晶成長を行ない易い九めである。
用いているが、これは他の面、例えば（１１１） Ｂ面
或いは（ｉｏｏ）面等よシ基板がメルトに溶けにくく、
良好な結晶成長を行ない易い九めである。
以上、一実施例を示したが、中間層３としては、ＩｎＧ
ａＡｓとＡｌＩｎＡｓ間のエネルギギャップ差を小さく
するものであれば、他のＩｎＰと格子整合する半導体が
使える。
ａＡｓとＡｌＩｎＡｓ間のエネルギギャップ差を小さく
するものであれば、他のＩｎＰと格子整合する半導体が
使える。
第２図に第２の実施例を表わしてあり、第１図と異なる
のは中間層がＩｎＧａＡｓＰ層３とＩｎＰ層３′の二層
でなる点である。この時、ＩｎＧａＡｓＰの禁制帯幅Ｅ
ｇさ１．１ ｅＶとしている。或いは、中間層がＩｎＧ
ａＡｓＰ一層でも良い。
のは中間層がＩｎＧａＡｓＰ層３とＩｎＰ層３′の二層
でなる点である。この時、ＩｎＧａＡｓＰの禁制帯幅Ｅ
ｇさ１．１ ｅＶとしている。或いは、中間層がＩｎＧ
ａＡｓＰ一層でも良い。
ま念、第３の実施例として、第１図の構造において、中
間層３のＡｌＧａＩｎＡｓを組成を順次ＩｎＧａＡｓか
らＡｌＩｎＡｓに制御した層としても良い。
間層３のＡｌＧａＩｎＡｓを組成を順次ＩｎＧａＡｓか
らＡｌＩｎＡｓに制御した層としても良い。
次に、第４図に、本発明を適用したＡＰＤの要部断面構
造を示している。１はｎ”−ＩｎＰ基板であシ（１１１
） Ａ面を用いている。以下次の各層が液相成長法で形
成されている。
造を示している。１はｎ”−ＩｎＰ基板であシ（１１１
） Ａ面を用いている。以下次の各層が液相成長法で形
成されている。
成長層 キャリア濃度 厚み光吸収層２−’
ｎ−Ｉｎ、ｓ、Ｇａ０．４．Ａｓ＋ ｎｙｌＸｌ
ｏ”ａｍ−’＋ ４２μｍ（エネルギギャップＥｇ ｚ
Ｏ，７４ａＶ ）中間層３ ＝ ｎ−ＡＡ’ｘＧａ
ｙＩｎ、−ｘ−ｙＡｓ、 ｎ＝１刈０’６ｃｍ六ｄ；０
．５都（ここで、エネルギギャップＥｇ＝１．１ｅＶと
している）増倍層４−・・ｎ−ＡＩＩｎＡａ＋
ｎ＝１．５ＸｌＯ’−シｄ：２μ。
ｎ−Ｉｎ、ｓ、Ｇａ０．４．Ａｓ＋ ｎｙｌＸｌ
ｏ”ａｍ−’＋ ４２μｍ（エネルギギャップＥｇ ｚ
Ｏ，７４ａＶ ）中間層３ ＝ ｎ−ＡＡ’ｘＧａ
ｙＩｎ、−ｘ−ｙＡｓ、 ｎ＝１刈０’６ｃｍ六ｄ；０
．５都（ここで、エネルギギャップＥｇ＝１．１ｅＶと
している）増倍層４−・・ｎ−ＡＩＩｎＡａ＋
ｎ＝１．５ＸｌＯ’−シｄ：２μ。
（エネルギギャップＥｇ ＝ １．４５ ｅＶ ）その
後、Ｃｄ （カドミウム）を拡散せしめて ｐ ＋−Ａ
ｌＩｎＡｓ領域５を形成している。このｐ＋領領域深さ
は０．５μｍ位としておシ、ｎ−ＡｌＩｎＡｓの増倍層
としての実効的な厚みはｄ ２１．５μｍである。
後、Ｃｄ （カドミウム）を拡散せしめて ｐ ＋−Ａ
ｌＩｎＡｓ領域５を形成している。このｐ＋領領域深さ
は０．５μｍ位としておシ、ｎ−ＡｌＩｎＡｓの増倍層
としての実効的な厚みはｄ ２１．５μｍである。
以上のことから明らかなように、本発明によればＩｎＧ
ａＡｍ上にＡｌＩｎＡｓを成長する場合に、中間層とし
てＩｎＧａＡｓとＡｌＩｎＡｓの中間の禁制帯幅を有す
る半導体層を形成することにより、光半導体素子の作製
上の一般的な液相成長法で良好な半導体構造を得ること
が可能になる。
ａＡｍ上にＡｌＩｎＡｓを成長する場合に、中間層とし
てＩｎＧａＡｓとＡｌＩｎＡｓの中間の禁制帯幅を有す
る半導体層を形成することにより、光半導体素子の作製
上の一般的な液相成長法で良好な半導体構造を得ること
が可能になる。
第１図は本発明の第１の実施例の断面図、第２図は本発
明の第２の実施例の断面図、第３図（Ａ）、 （Ｂ）は
本発明の実施例の結晶成長方法の説明図、 第４図は本発明を適用したＡＰＤの要部断面図、第５図
は従来例の要部断面図である。 １・・・ｎ”−ＩｎＰ基板 ２− ｎ−ＩｎＧａＡａ層 ３ 、３’ ・・・中間層（ＩｎＧａＡａＰ又はＡｌｌ
ＧａＩｎＡｓ又はＩｎＰ）４− ｎ−ＡＪＩｎＡ＋ｓ層 ５・・・Ｃｄ拡散層 ３１・・・基板保持台 ３２・・・メルト溜 ５１・・・基板 ５２・・・光吸収層 シ・・・増倍層 団・・・ｐ＋形拡散層
明の第２の実施例の断面図、第３図（Ａ）、 （Ｂ）は
本発明の実施例の結晶成長方法の説明図、 第４図は本発明を適用したＡＰＤの要部断面図、第５図
は従来例の要部断面図である。 １・・・ｎ”−ＩｎＰ基板 ２− ｎ−ＩｎＧａＡａ層 ３ 、３’ ・・・中間層（ＩｎＧａＡａＰ又はＡｌｌ
ＧａＩｎＡｓ又はＩｎＰ）４− ｎ−ＡＪＩｎＡ＋ｓ層 ５・・・Ｃｄ拡散層 ３１・・・基板保持台 ３２・・・メルト溜 ５１・・・基板 ５２・・・光吸収層 シ・・・増倍層 団・・・ｐ＋形拡散層
Claims (1)
- 【特許請求の範囲】 ＩｎＰと格子整合するＩｎＧａＡｓ層上に、ＩｎＰと格
子整合するＡｌＩｎＡｓ層を成長する化合物半導体の液
相エピタキシャル成長方法において、 該ＩｎＧａＡｓ層上に、ＩｎＧａＡｓとＡｌＩｎＡｓの
それぞれの禁制帯幅の中間の禁制帯幅を有しＩｎＰと格
子整合する半導体層を成長せしめ、その後、ＡｌＩｎＡ
ｓ層を成長することを特徴とする化合物半導体の液相エ
ピタキシャル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118210A JPS61276314A (ja) | 1985-05-31 | 1985-05-31 | 化合物半導体の液相エピタキシヤル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60118210A JPS61276314A (ja) | 1985-05-31 | 1985-05-31 | 化合物半導体の液相エピタキシヤル成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61276314A true JPS61276314A (ja) | 1986-12-06 |
Family
ID=14730931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60118210A Pending JPS61276314A (ja) | 1985-05-31 | 1985-05-31 | 化合物半導体の液相エピタキシヤル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61276314A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194352A (ja) * | 1988-01-28 | 1989-08-04 | Fujitsu Ltd | 受光素子及び集積化受信器 |
-
1985
- 1985-05-31 JP JP60118210A patent/JPS61276314A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194352A (ja) * | 1988-01-28 | 1989-08-04 | Fujitsu Ltd | 受光素子及び集積化受信器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61172381A (ja) | ＩｎＰ系化合物半導体装置 | |
| JPS61276314A (ja) | 化合物半導体の液相エピタキシヤル成長方法 | |
| US4500367A (en) | LPE Growth on group III-V compound semiconductor substrates containing phosphorus | |
| US4592791A (en) | Liquid phase epitaxial growth method for producing a III-V group compound semiconductor | |
| US4728625A (en) | Method of fabricating buried crescent semiconductor laser device by removing a surface portion of substrate around a groove therein | |
| JPS63108782A (ja) | 半導体受光素子 | |
| JPS63200586A (ja) | 半導体装置 | |
| US4498937A (en) | Liquid phase epitaxial growth method | |
| JPS63184320A (ja) | 半導体装置 | |
| JPS616820A (ja) | 化合物半導体装置の製造方法 | |
| JPS58196057A (ja) | 半導体装置 | |
| JPH0372680A (ja) | 半導体材料、光電子集積回路素子並びに材料の結晶成長法 | |
| JP3609840B2 (ja) | 半導体発光素子の製造方法 | |
| JPS5961125A (ja) | 液相エピタキシヤル成長方法 | |
| JPS6390881A (ja) | 半導体発光素子 | |
| JPS6316689A (ja) | 半導体装置 | |
| JPS6240721A (ja) | 液相成長方法 | |
| JPH0410233B2 (ja) | ||
| JPS5979520A (ja) | 液相エピタキシヤル成長方法 | |
| JPH01125818A (ja) | ヘテロ界面形成方法 | |
| JPS6286710A (ja) | ３−ｖ族化合物半導体基板 | |
| JPH04299525A (ja) | 素子の製造法 | |
| JPS5984421A (ja) | 半導体装置の製造方法 | |
| JPS6021894A (ja) | 液相エピタキシヤル成長方法 | |
| JPS62230066A (ja) | 半導体受光素子 |