JPS61276048A - デ−タ変換装置のバツフア制御方式 - Google Patents
デ−タ変換装置のバツフア制御方式Info
- Publication number
- JPS61276048A JPS61276048A JP60118029A JP11802985A JPS61276048A JP S61276048 A JPS61276048 A JP S61276048A JP 60118029 A JP60118029 A JP 60118029A JP 11802985 A JP11802985 A JP 11802985A JP S61276048 A JPS61276048 A JP S61276048A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data conversion
- buffers
- buffer
- channel device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
データ転送方式の異なる、入出力装置(Ilo)と。
チャネル装置(CH)との間に設けられたデータ変換装
置において、データ変換に必要な最小限のデータ変換バ
ッファを複数個設けることにより、通常は1つのデータ
変換バッファのみを使用してデータ転送を行い、何等か
の要因で、チャネル装f(CH)との間のデータ転送速
度が一時的に低下した場合には、別のデータ変換バッフ
ァにデータを保持させ、以降は該別のデータ変換バッフ
ァを使用してデータ転送を行うようにしたものである。
置において、データ変換に必要な最小限のデータ変換バ
ッファを複数個設けることにより、通常は1つのデータ
変換バッファのみを使用してデータ転送を行い、何等か
の要因で、チャネル装f(CH)との間のデータ転送速
度が一時的に低下した場合には、別のデータ変換バッフ
ァにデータを保持させ、以降は該別のデータ変換バッフ
ァを使用してデータ転送を行うようにしたものである。
本発明は、データ変換装置に係り、特にデータ転送方式
、及びデータ転送速度の異なる装置間のデータ転送を正
しく行う為のデータ変換バッファ制御方式に関する。
、及びデータ転送速度の異なる装置間のデータ転送を正
しく行う為のデータ変換バッファ制御方式に関する。
一般に、入出力装置(Ilo)とチャネル装置(CH)
との間のデータ転送モードには、インクロックモードと
データ、ストリーミングモードとがある。
との間のデータ転送モードには、インクロックモードと
データ、ストリーミングモードとがある。
インクロックモードは、例えば、入出力装置(■10)
側からのサービスイン(SVI)信号、データイン(D
TI)信号と、チャネル装置(CH)側からのサービス
アウト(SVO)信号、データアウト(DVO)信号と
を、相互に確認をとりながら送出し、それぞれのタイミ
ングにおいて、データバスにデータを載せることによっ
てデータ転送を行う方式で、装置間の接続ケーブル線長
が長(なると転送速度が落ちると云う特徴がある。
側からのサービスイン(SVI)信号、データイン(D
TI)信号と、チャネル装置(CH)側からのサービス
アウト(SVO)信号、データアウト(DVO)信号と
を、相互に確認をとりながら送出し、それぞれのタイミ
ングにおいて、データバスにデータを載せることによっ
てデータ転送を行う方式で、装置間の接続ケーブル線長
が長(なると転送速度が落ちると云う特徴がある。
これに反し、データストリーミングモードは、送信側の
入出力装置(Ilo)からのサービスイン(SVl)信
号、データイン信号(DVT)信号を、一定時間(例え
ば、300ns)毎に送出し、それぞれのタイミングに
おいてデータバスにデータを載せ、受信側のチャネル装
置(CH)においては、該データバスからデータを受信
すると、送信側に対して、サービスアウト(SVO)
、データアウト(DVO)を返送することによりデータ
転送を行うもので、装置間のケーブル線長が長くなって
も、データ転送速度が落ちることがなく、応答信号のみ
が遅(なると云う特徴がある。
入出力装置(Ilo)からのサービスイン(SVl)信
号、データイン信号(DVT)信号を、一定時間(例え
ば、300ns)毎に送出し、それぞれのタイミングに
おいてデータバスにデータを載せ、受信側のチャネル装
置(CH)においては、該データバスからデータを受信
すると、送信側に対して、サービスアウト(SVO)
、データアウト(DVO)を返送することによりデータ
転送を行うもので、装置間のケーブル線長が長くなって
も、データ転送速度が落ちることがなく、応答信号のみ
が遅(なると云う特徴がある。
然して、ある種の計算機システムにおいては、インクロ
ックモードでしか動作しないチャネル装置(CH)を備
えており、該チャネル装置(C1l)に、ハードウェア
の進歩に伴って、最近普及してきた高速度の入出力装置
(Ilo)を接続し、該チャネル装’ 置(CH)全
体のスループットを向上させようとしても、該チャネル
装置(CH)がインクロックモードでしか動作できない
為、装置間のケーブル線長に制限(例えば、10 m)
が出てきて実用的でなくなる問題がある。
ックモードでしか動作しないチャネル装置(CH)を備
えており、該チャネル装置(C1l)に、ハードウェア
の進歩に伴って、最近普及してきた高速度の入出力装置
(Ilo)を接続し、該チャネル装’ 置(CH)全
体のスループットを向上させようとしても、該チャネル
装置(CH)がインクロックモードでしか動作できない
為、装置間のケーブル線長に制限(例えば、10 m)
が出てきて実用的でなくなる問題がある。
そこで、該高速度の入出力装置(Ilo)と、インクロ
ックモードでしか動作しないチャネル装置(CH)との
間にデータ変換装置を介在させることにより、入出力装
置(Ilo)との間のケーブル線長を長くして、該高速
度の入出力装置(Ilo)からはデータストリーミング
モードでデータ転送を行わせることにより、ケーブル線
長を実用的な長さく例えば、80m)に伸ばして、且つ
高速度の入出力装置(Ilo)を接続することができる
。
ックモードでしか動作しないチャネル装置(CH)との
間にデータ変換装置を介在させることにより、入出力装
置(Ilo)との間のケーブル線長を長くして、該高速
度の入出力装置(Ilo)からはデータストリーミング
モードでデータ転送を行わせることにより、ケーブル線
長を実用的な長さく例えば、80m)に伸ばして、且つ
高速度の入出力装置(Ilo)を接続することができる
。
このような、データ転送方式の異なる入出力装置(Il
o)と、チャネル装置(CH)との間に設けられたデー
タ変換装置において、データ転送速度の速いチャネル装
置(CH)との間のデータ転送速度が、何等かの要因に
より、一時的に低下した場合、データ変換装置における
データ変換バッファにデータの溢れが生じる問題があり
、効果的なデータ変換バッファ制御方式が待たれていた
。
o)と、チャネル装置(CH)との間に設けられたデー
タ変換装置において、データ転送速度の速いチャネル装
置(CH)との間のデータ転送速度が、何等かの要因に
より、一時的に低下した場合、データ変換装置における
データ変換バッファにデータの溢れが生じる問題があり
、効果的なデータ変換バッファ制御方式が待たれていた
。
〔従来の技術と発明が解決しようとする問題点〕データ
転送方式の異なる入出力装置(Ilo)と。
転送方式の異なる入出力装置(Ilo)と。
チャネル装置(CH()との間に設けられたデータ変換
装置における従来のデータ変換バッファ方式を第2図に
示す。
装置における従来のデータ変換バッファ方式を第2図に
示す。
本図においては、説明の便宜上、入出力装置(■10)
■からチャネル装置(CH) 3に対するデータ転送を
例にして示しており、該入出力装置(Ilo) 1と当
該データ変換装置2との間は、長いケーブル線長が許さ
れるデータストリーミングモードでデータ転送が行われ
、例えば、3MB/sのデータ転送速度を有する。
■からチャネル装置(CH) 3に対するデータ転送を
例にして示しており、該入出力装置(Ilo) 1と当
該データ変換装置2との間は、長いケーブル線長が許さ
れるデータストリーミングモードでデータ転送が行われ
、例えば、3MB/sのデータ転送速度を有する。
又、該データ変換装置2とチャネル装置(C11)3と
の間は、インクロックモードでデータ転送が行われ、例
えば、4MB/sのデータ転送速度を有する。
の間は、インクロックモードでデータ転送が行われ、例
えば、4MB/sのデータ転送速度を有する。
本図から明らかなように、従来方式においては、一定の
データ変換バッファ50を設け、送信側の入出力装置(
Ilo) 1より受信レジスタ4に受信したデータは、
該データ変換バッファ50内を、送信側のチャネル装置
(C11) 3の送信速度に合わせて、順次シフトさセ
、送信レジスタ6を経由して、チャネル装置(CH)
3に送信する方法をとっていた。
データ変換バッファ50を設け、送信側の入出力装置(
Ilo) 1より受信レジスタ4に受信したデータは、
該データ変換バッファ50内を、送信側のチャネル装置
(C11) 3の送信速度に合わせて、順次シフトさセ
、送信レジスタ6を経由して、チャネル装置(CH)
3に送信する方法をとっていた。
この場合、チャネル装置(CH) 3側での、一時的な
データ転送速度の低下を考慮して、例えば該データ変換
バッファの容量を大きくすると、受信したデータを送出
する迄に時間がかかり、逆に該データ変換バッファの容
量を小さくすると1.入出力装置(Ilo) 1がオー
バランになる可能性が大きくなる゛と云う問題があった
。
データ転送速度の低下を考慮して、例えば該データ変換
バッファの容量を大きくすると、受信したデータを送出
する迄に時間がかかり、逆に該データ変換バッファの容
量を小さくすると1.入出力装置(Ilo) 1がオー
バランになる可能性が大きくなる゛と云う問題があった
。
本発明は上記従来の欠点に鑑み、データ変換装置2内で
生じる時間的なロスを最小限に止め、然も上位装置であ
るチャネル装置(CH() 3でのデータ受信の時間的
変動に対処できる方法を提供することを目的とするもの
である。
生じる時間的なロスを最小限に止め、然も上位装置であ
るチャネル装置(CH() 3でのデータ受信の時間的
変動に対処できる方法を提供することを目的とするもの
である。
第1図は本発明の一実施例をブロック図で示したもので
、入出力装置(Ilo) 1側からチャネル装置(CH
) 3にデータ転送を行う場合を例にとると、受信レジ
スタ4と、送信レジスタ6との間に、データ変換に必要
な最小限のデータ変換バッファを複数個、例えば、3個
(50〜52)を設けるように構成する。
、入出力装置(Ilo) 1側からチャネル装置(CH
) 3にデータ転送を行う場合を例にとると、受信レジ
スタ4と、送信レジスタ6との間に、データ変換に必要
な最小限のデータ変換バッファを複数個、例えば、3個
(50〜52)を設けるように構成する。
即ち、本発明によれば、データ転送方式の異なる、入出
力装置(Ilo)と、チャネル装置(CH)との間に設
けられたデータ変換装置において、データ変換に必要な
最小限のデータ変換バッファを複数個設けることにより
、通常は1つのデータ変換バッファのみを使用してデー
タ転送を行い、何等かの要因で、チャネル装置(CH)
との間のデータ転送速度が一時的に低下した場合には、
別のデータ変換バッファにデータを保持させ、以降は該
別のデータ変換バッファを使用してデータ転送を行うよ
うにしたものであるので、データ変換の際に生じる時間
的ロスを最小限に止め、然も、上位装置におけるデータ
受信時の時間的変動に対処できる効果がある。
力装置(Ilo)と、チャネル装置(CH)との間に設
けられたデータ変換装置において、データ変換に必要な
最小限のデータ変換バッファを複数個設けることにより
、通常は1つのデータ変換バッファのみを使用してデー
タ転送を行い、何等かの要因で、チャネル装置(CH)
との間のデータ転送速度が一時的に低下した場合には、
別のデータ変換バッファにデータを保持させ、以降は該
別のデータ変換バッファを使用してデータ転送を行うよ
うにしたものであるので、データ変換の際に生じる時間
的ロスを最小限に止め、然も、上位装置におけるデータ
受信時の時間的変動に対処できる効果がある。
以下本発明の実施例を図面によって詳述する。
第1図は本発明の一実施例をブロック図で示したもので
あり、第2図と同じ符号は同じ対象物を示し、データ変
換バッファ51.52が本発明を実施するのに必要な機
能ブロックである。
あり、第2図と同じ符号は同じ対象物を示し、データ変
換バッファ51.52が本発明を実施するのに必要な機
能ブロックである。
先ず、入出力装置(Ilo) 1が1バイト転送のデー
タストリーミングモードで、チャネル装置(CH)3が
2バイト転送のインクロックモードで動作するものとす
る。
タストリーミングモードで、チャネル装置(CH)3が
2バイト転送のインクロックモードで動作するものとす
る。
前述のように、データストリーミングモードでは、デー
タ転送速度は一定であるが、インクロックモートメ7/
では、チャネル装置(CH) 3とその上位装置との関
係で、データ転送速度が常に一定であるとは限らない。
タ転送速度は一定であるが、インクロックモートメ7/
では、チャネル装置(CH) 3とその上位装置との関
係で、データ転送速度が常に一定であるとは限らない。
両装置の中間に位置するデータ変換装置2は、それぞれ
のデータ転送速度が、 入出力装置(Ilo) <チャネル装置(CH)となる
条件を満足する位置に設置される。
のデータ転送速度が、 入出力装置(Ilo) <チャネル装置(CH)となる
条件を満足する位置に設置される。
両装置のデータ転送が正しく行えるようにする為に、受
信レジスタ4.データ変換バッファ (50〜52)、
送信レジスタ6が備えられている。
信レジスタ4.データ変換バッファ (50〜52)、
送信レジスタ6が備えられている。
入出力装置(Ilo) 1からのデータは受信レジスタ
4にセットされる。受信レジスタ4にセットされた、最
初のデータは、50のデータ変換バッファ00にに、2
番目のデータはデータ変換バッファ01にと、順にセッ
トされる。
4にセットされる。受信レジスタ4にセットされた、最
初のデータは、50のデータ変換バッファ00にに、2
番目のデータはデータ変換バッファ01にと、順にセッ
トされる。
50のデータ変換バッファ00,01にセントされたデ
ータは内部で順にシフトされ、送信レジスタ6にセット
される。
ータは内部で順にシフトされ、送信レジスタ6にセット
される。
こうして、2ハイドのデータが送信レジスタ6にセント
されると、チャネル装置(CH+) 3に送出される。
されると、チャネル装置(CH+) 3に送出される。
同じようにして、受信レジスタ4にセットされる3番目
のデータは、50のデータ変換バッファOOに、4番目
のデータは、50のデータ変換バッファ01と云うよう
に、順にセラI・され、以下同じ動作が繰り替えされる
。
のデータは、50のデータ変換バッファOOに、4番目
のデータは、50のデータ変換バッファ01と云うよう
に、順にセラI・され、以下同じ動作が繰り替えされる
。
ここで、何等かの要因で、チャネル装W(C)I) 3
内のデータ転送速度が低下したとすると、上記50のデ
ータ変換バッファ00,01は満杯となり、入出力装置
(Ilo) 1から送られてくる次のデータを、咳50
のデータ変換バッファOO1旧にセントできない事が生
じる。
内のデータ転送速度が低下したとすると、上記50のデ
ータ変換バッファ00,01は満杯となり、入出力装置
(Ilo) 1から送られてくる次のデータを、咳50
のデータ変換バッファOO1旧にセントできない事が生
じる。
この場合には、51で示したデータ変換バッファ10.
11に、受信レジスタ4のデータを順にセットするよう
に制御する。
11に、受信レジスタ4のデータを順にセットするよう
に制御する。
この間、チャネル装置(CH) 3に送出するデータは
、50のデータ変換バッファ00,01のデータが優先
される。そして、該50のデータ変換バッファのデータ
がなくなると、51のデータ変換バッファ10゜11の
データが送信レジスタ6にセットされ、チャネル装置(
CH) 3に送出される。
、50のデータ変換バッファ00,01のデータが優先
される。そして、該50のデータ変換バッファのデータ
がなくなると、51のデータ変換バッファ10゜11の
データが送信レジスタ6にセットされ、チャネル装置(
CH) 3に送出される。
この間に、チャネル装置(CH) 3との間のデータ転
送速度が回復すると、以後は、上記50のデータ変換バ
ッファは使用しないで、51のデータ変換バッファ10
.11を使用するように制御される。
送速度が回復すると、以後は、上記50のデータ変換バ
ッファは使用しないで、51のデータ変換バッファ10
.11を使用するように制御される。
何等かの要因で、再び、チャネル装置(CH) 3との
間のデータ転送速度が低下すると、今度は52のデータ
変換バッファ20.21を、一旦補助バッファとして使
用し、51のデータ変換バッファ10.11のデータが
無(なると、52のデータ変換バッファ20゜21を中
心としてデータ変換を行うように制御される。
間のデータ転送速度が低下すると、今度は52のデータ
変換バッファ20.21を、一旦補助バッファとして使
用し、51のデータ変換バッファ10.11のデータが
無(なると、52のデータ変換バッファ20゜21を中
心としてデータ変換を行うように制御される。
以下、同じようにして、ラウンド・ロビン方式で、中心
となるデータ変換バッファが代わっていくことになる。
となるデータ変換バッファが代わっていくことになる。
若し、チャネル装!(1)3との間のデータ転送速度が
比較的に長い場合には、該補助バッファが2組となるこ
ともある。この場合でも、チャネル装置(CH) 3と
の間のデータ転送速度が回復した場合には、最後に補助
バッファとして使用されていたものが、以後のデータ変
換バッファの中心的存在として使用されることになる。
比較的に長い場合には、該補助バッファが2組となるこ
ともある。この場合でも、チャネル装置(CH) 3と
の間のデータ転送速度が回復した場合には、最後に補助
バッファとして使用されていたものが、以後のデータ変
換バッファの中心的存在として使用されることになる。
このような制御を行っていると、入出力装置(Ilo)
1の転送速度より、チャネル装置(CH)の転送速度を
大きい場合には、いずれは、データ変換は、1つのデー
タ変換バッファのみで行える安定状態となる。
1の転送速度より、チャネル装置(CH)の転送速度を
大きい場合には、いずれは、データ変換は、1つのデー
タ変換バッファのみで行える安定状態となる。
このように1本発明においては、データ変換装置2内に
、複数個のデータ変換バッファを設けるようにして、チ
ャネル装置(CH) 3側での一時的なデータ転送速度
の低下に柔軟に対処できるようにした所に特徴がある。
、複数個のデータ変換バッファを設けるようにして、チ
ャネル装置(CH) 3側での一時的なデータ転送速度
の低下に柔軟に対処できるようにした所に特徴がある。
以上、詳細に説明したように、本発明のデータ変換装置
のバッファ制御方式は、データ転送方式の異なる、入出
力装置(Ilo) と、チャネル装置(C11)との間
に設けられたデータ変換装置において、データ変換に必
要な最小限のデータ変換バッファを複数個設けることに
より、通常は1つのデータ変換バッファのみを使用して
データ転送を行い、何等かの要因で、チャネル装置(C
11)との間のデータ転送速度が一時的に低下した場合
には、別のデータ変換バッファにデータを保持させ、以
降は該別のデータ変換バッファを使用してデータ転送を
行うようにしたものであるので、データ変換の際に生じ
る時間的ロスを最小限に止め、然も、上位装置における
データ受信時の時間的変動に対処でき、オーバランの発
生を防ぐことができる効果がある。
のバッファ制御方式は、データ転送方式の異なる、入出
力装置(Ilo) と、チャネル装置(C11)との間
に設けられたデータ変換装置において、データ変換に必
要な最小限のデータ変換バッファを複数個設けることに
より、通常は1つのデータ変換バッファのみを使用して
データ転送を行い、何等かの要因で、チャネル装置(C
11)との間のデータ転送速度が一時的に低下した場合
には、別のデータ変換バッファにデータを保持させ、以
降は該別のデータ変換バッファを使用してデータ転送を
行うようにしたものであるので、データ変換の際に生じ
る時間的ロスを最小限に止め、然も、上位装置における
データ受信時の時間的変動に対処でき、オーバランの発
生を防ぐことができる効果がある。
第1図は本発明の一実施例をブロック図で示した図。
第2図は従来のデータ変換バッファ方式を示した図。
である。
図面において、
1は入出力装置(Ilo)、 2はデータ変換装置。
3はチャネル装置(CH+)、 4は受信レジスタ。
50はデータ変換バッファoo、ot。
51はデータ変換バッファ10.11゜52はデータ変
換バッファ20,21゜6は送信レジスタ。 をそれぞれ示す。
換バッファ20,21゜6は送信レジスタ。 をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 データ転送方式の異なる、入出力装置(I/O)(1)
と、チャネル装置(CH)(3)との間に設けられたデ
ータ変換装置(2)において、 該データ変換装置(2)に必要最小限のデータ変換バッ
ファを複数個(50〜52)設け、 通常は、上記複数個のデータ変換バッファの1つ(50
)のみを用いて、入出力装置(I/O)(1)とチャネ
ル装置(CH)(3)との間のデータ転送を行い、該デ
ータ変換装置(2)とチャネル装置(CH)(3)との
間のデータ転送速度が一時的に低下した時、別のデータ
変換バッファ(51)にデータを保持させ、該チャネル
装置(CH)(3)のデータ転送速度が回復した時には
、最初に使用したデータ変換バッファ(50)の内容を
総てチャネル装置(CH)(3)に送出した後、2番目
に使用したデータ変換バッファ(51)のデータを送出
し、 以後は該2番目に使用したデータ変換バッファ(51)
を使用して、上記最初に使用していたデータ変換バッフ
ァ(50)を予備とするようなバッファ制御を、上記複
数個のデータ変換バッファ(50〜52)との間でラウ
ンド・ロビン方式で繰り返すように制御することを特徴
とするデータ変換装置のバッファ制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60118029A JPS61276048A (ja) | 1985-05-31 | 1985-05-31 | デ−タ変換装置のバツフア制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60118029A JPS61276048A (ja) | 1985-05-31 | 1985-05-31 | デ−タ変換装置のバツフア制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61276048A true JPS61276048A (ja) | 1986-12-06 |
Family
ID=14726293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60118029A Pending JPS61276048A (ja) | 1985-05-31 | 1985-05-31 | デ−タ変換装置のバツフア制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61276048A (ja) |
-
1985
- 1985-05-31 JP JP60118029A patent/JPS61276048A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4554659A (en) | Data communication network | |
US4939724A (en) | Cluster link interface for a local area network | |
US4779267A (en) | Traffic scheduler for multiple access communication channels | |
JP2889932B2 (ja) | 4ポート付きパケットメモリ制御装置を有する二重経路コンピュータ相互接続システム | |
EP0148178B1 (en) | Interface arrangements for communication networks | |
US6766464B2 (en) | Method and apparatus for deskewing multiple incoming signals | |
JPH0761077B2 (ja) | 通信システムのアクセスを調整する方法及び装置 | |
US8260979B2 (en) | Method and apparatus for simultaneous bidirectional signaling in a bus topology | |
US5842042A (en) | Data transfer control method for controlling transfer of data through a buffer without causing the buffer to become empty or overflow | |
CA1125406A (en) | Ripple register for transmission of data | |
EP0573583B1 (en) | A method and a device for supplying data to a buffered uart | |
US4612541A (en) | Data transmission system having high-speed transmission procedures | |
JPS61276048A (ja) | デ−タ変換装置のバツフア制御方式 | |
US6418538B1 (en) | Method and system for scheduling transactions over a half duplex link | |
US20040039835A1 (en) | Method and apparatus for transferring general purpose control information between processors | |
US5303261A (en) | High-throughput pipelined communication channel for interruptible data transmission | |
JPS62230138A (ja) | 二重化伝送路の切替装置 | |
JPH07191934A (ja) | 二重バス装置 | |
JPH0142538B2 (ja) | ||
KR950009427B1 (ko) | 적응 소거노드 기능을 갖는 분산큐이중버스 통신시스템의 운용방법 | |
JPS60183659A (ja) | 情報転送制御方式 | |
JPS6261497A (ja) | デ−タ伝送回路装置 | |
JPS6252656A (ja) | デ−タ転送方式 | |
JPS61143866A (ja) | デ−タ転送方式 | |
JP2752456B2 (ja) | チャネル装置 |