JPH0761077B2 - 通信システムのアクセスを調整する方法及び装置 - Google Patents

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は２つのバス及びそれらの間に接続された複数の
ステーシヨンを有する通信ネツトワークにおける伝送媒
体へのアクセスに関する。さらに詳しくいえば、本発明
は、分散された要求待ち行列に基づいて伝送媒体へのア
クセスを調整する方法及び装置に関する。

B.従来技術及びその課題 複数のノード又はステーシヨンが共通の伝送媒体へのア
クセス権を獲得するような幾つか種類のネツトワークが
知られている。そのようなシステムの例としてたとえば
衝突検知を有する単一バスネツトワーク、トークンリン
グネツトワーク、トークンパツシングネツトワークなど
がある。最近、共通の伝送媒体への複数のアクセスに関
する別の技術を提供するネツトワークに対する関心が高
まつている。これらのシステムは２つの並列的なバスを
有し、これにより情報の伝送を互いに反対方向で行うよ
うにしている。先頭のステーシヨンによつてスロツトが
一定の間隔で送出され、これらのスロツトはデータ伝送
のためノードステーシヨンによつて使用される。各ノー
ドステーシヨンは通過するスロツトのアクセス制御フイ
ールドにおいてアクセス要求を事前に伝送することによ
つてアクセス要求をしなければならない。各ノードステ
ーシヨンは自己のアクセス要求を出す前に他のステーシ
ヨン（要求伝送方向において上流に所在する）からのア
クセス要求の数を保存し、自己のデータの伝送のための
次の空スロツトを占める前に、示されたカウント値と同
じだけの空きスロツトを通過させる（他のステーシヨン
による使用のため）。

そのようなシステムの例が、R.M.Newmanらによる“The
QPSX MAN"IEEE Communications、Magazine、第26巻第４
号（1988年４月）第20頁ないし第28頁、及び“Distribu
ted QueueD-ual Bus（DQDB） Metropolitan Area Netwo
rk（M-AN）”、Draft＊D6（Proposed IEEE Standard80
2.6）、1988年11月15日、に記載されている。

これらの公知の分散型待ち行列システムは限定的なステ
ーシヨンを有するネツトワークにはよく適合するが、容
認できない不利益を伴つており、ステーシヨンの数が数
百に達し、かつ、伝送バスの長さが数キロメートルのオ
ーダであるときにはそのシステムは非能率的となる場合
がある。

これらの欠点は特に、上流に所在するステーシヨン（要
求の伝送方向において）が優先されるよう各ステーシヨ
ンが要求を送る前に空のアクセス要求フイールドを待た
なければならないという事実に起因する一定のステーシ
ヨンについての“不公平さ”と、中断なく１つのデータ
パケツトの各部分を送りたいと欲するステーシヨンのた
めに一連の連続的なスロツトの利用可能性を保証するこ
とができないことである。

したがつて本発明の目的は２つのバス及び分散式要求待
ち行列化を備えたシステムにおいてステーシヨン間の不
公平さをなくしたアクセス手法を提供することである。

本発明の他の目的は分散式要求待ち行列化通信システム
において、対応する数のスロツトを一時に既に要求した
ステーシヨンに対して一連の連続的な空の伝送スロツト
の可用性を保証することである。

C.課題を解決するための手段 この目的は分散式待ち行列化システムスにおいて一時に
複数のスロツトを要求する能力を有し、ローカル要求と
ともに他のステーシヨンからの外部要求についての記憶
装置を双方とも要求カウントの形で単一の順次的要求待
ち行列（FIFOタイプの記憶装置）に設けた本発明の方法
及び装置によつて達成される。本発明の方法及び装置
は、さらに、バスを介する異なるステーシヨンにあらわ
れる異なる伝播時間に対する影響をなくすようにして
（もしこれがなければ、分散式要求待ち行列の間に矛盾
が生じ、これらのステーシヨンはバスを介して伝播する
スロツトに対して異なった動作をすることになる）ステ
ーシヨンの要求待ち行列に入力される要求カウントに対
して個別的な遅延を与える。

D.実施例 １）環境システム（基本ネツトワーク） 第1A図及び第1B図は本発明を適用しうる通信ネツトワー
クの２つの形式を示した図である。これらのネツトワー
クは２つのバス（又はバスセグメント）から成り、これ
らのバスの間に多数のステーシヨン（ノード）が接続さ
れる。

２重バス構成と呼ばれる第1A図のネツトワークは２つの
分離したバスＡ（11）及びＢ（13）を含む。先頭のステ
ーシヨンは各バスに接続される。すなわち、先頭ステー
シヨンHE−Ａ（15）はバスＡに、先頭ステーシヨンHE−
Ｂ（17）はバスＢに接続される。各先頭ステーシヨンは
データ伝送のためのバスに沿つてノードステーシヨン
（19−１、19−２、‥‥、19−Ｎ）で使用されるタイム
スロツトを送出する。これについては後で説明する。特
別の要求手法である“分散式待行列化”はステーシヨン
によるバス上のスロツトへのアクセスを調整するのに使
用される。

２重バスシステム及びアクセスの技術は順に簡単に言及
するが、従来技術のところで掲載した文献に説明されて
いる。

各バスは関連する先頭ステーシヨンから離れたノードス
テーシヨンで他方の先頭ステーシヨンに接続されること
なく終端することがある。しかしながら、最後のノード
ステーシヨン（たとえばＮ）から他方の先頭ステーシヨ
ンへの、矢印のない線で示されたコネクシヨン（21、2
3）を特別の目的のために設けることができる。

折り重ね式バス構成と呼ばれる第1B図に示されるネツト
ワークは、実質的には、複数のノードステーシヨン（25
−１、25−２、……、25−Ｎ）と単一の先頭ステーシヨ
ンと、バスＡ及びバスＢ又はアウトバウンドバス（31）
及びインバウンドバス（33）とそれぞれ呼ばれる２つの
バスセグメントから成る折り重ね式バスとを有する。折
り重ね接続（29）は２つのバスセグメントを相互接続す
るために最後のステーシヨンＮのところに設けられる。
その先頭ステーシヨンはアウトバウンドバス（Ａ）にタ
イムスロツトを送出しインバウンドバス（Ｂ）で返送タ
イムスロツトを受取るため両方のバスセグメントに接続
されている。（原理的には、第１のステーシヨンからの
インバウンドバスを先頭ステーシヨンに戻すような接続
35は、通常の折り重ね式バスシステムでは省略されるこ
とがあるが、ここではこの接続が存在するものとし
た）。第1A図の２重式バスネツトワークにおけるよう
に、２つのバスセグメント上の情報は互いに反対方向で
流れる。同じアクセス機構（分散式待ち行列化）をこの
折り重ね式バスシステム上で用いることもできる。

説明の簡単のため、“バス”という用語は以下、２重式
バスシステムの２つの別個のバスの各々、及び折り重ね
式バスシステムの２つのバスセグメントの各々のいずれ
の場合にも用いられるものとする。

第1A図の２重式バスシステム上では全てが重複するとい
う事実（たとえば、バスＢへのアクセスのためのバスＡ
上の要求、及びバスＡへのアクセスのためのバスＢ上の
要求）に起因する説明の複雑さを避けるため、以下、本
発明を第1B図の折り重ね式バスシステムに関連してだけ
説明する。しかしながら、本発明はそのような２重式バ
スシステムにおいてもうまく適用されることに留意され
たい。そのために必要な変更については最後に言及す
る。

フレーム／スロツト構造 第2A図ないし第2D図はバス上の情報の構造を示す図であ
る。その基本単位はスロツトである。各先頭ステーシヨ
ンは固定長のそのようなスロツトを一定の間隔で生成す
る。同期化及び制御の目的のため、第2A図に示すような
１つのサイクルフレームを定義することができる。この
サイクルフレームの開始点は同期化、全体の制御、構成
等についての情報を含むサイクルフレームヘツダであ
る。このヘツダの後には連続的なスロツトが続く。

スロツトのフオーマツトは第2B図に示した。各スロツト
は制御情報のためのアクセス制御フイールド（ACF）
と、伝送すべきデータを載せるためのデータセグメント
フイールドとを有する。もちろん、データセグメントの
内容はヘツダ部分及びデータ部分に分割してもよい。そ
のような分割自体は本発明とは関係がないので、以下の
説明ではデータセグメントは１つのエンテイテイとみな
すこととする。１つのスロツトの典型的なサイズはたと
えば70バイト（ACFのための２バイト及びデータセグメ
ントフイールドのための残りの68バイト）である。もち
ろん、これは個々のシステムの要件に応じて選択するこ
とができる。

アクセス制御フイールドを第2C図により詳細に示した。
前述の如く、典型的な例では、このフイールドは２バイ
トすなわち16ビツトを有する。第１のフイールドはデー
タセグメントが実際にデータを含んでいるかどうかを示
すためのビジー／フリー（B/F）ビツトを載せる。ステ
ーシヨンはこのビツトによつてスロツトがまだ空である
と示されたときにのみ、データ伝送のためスロツトをア
クセスすることができる。次のフイールドはそのスロツ
トが２つのカテゴリのうちのどちらに属するのか（たと
えば、仲裁又は非仲裁）を示すためのタイプ（TYP）ビ
ツトを載せる。次のフイールド（PRI）はそのスロツト
が属する優先順位を示すための２ビツトを含む。本発明
の実施例として説明されるシステムでは、これらの２ビ
ツトで区別しうる４つの優先順位のカテゴリが設けられ
ているものと仮定している。予約（RES）フイールドは
本発明の主要な実施例では利用されない４つのビツトを
含んでおり、これは、システムの設計者によつて任意の
目的で割当てることができる。（特別のマーカを転送す
る可能性は以下の第７節で述べる）。要求（REQUEST）
フイールドはアクセス要求のために用いられる８ビツト
を有する。この例の場合、本フイールドは最高256スロ
ツトについての要求カウントを含むことができる。ここ
では、１つのACFにつき、PRIフイールドの２ビツトによ
つて区別された１つの優先順位カテゴリについてのみ１
つの要求ができるものと仮定した。先頭ステーシヨンは
PRIフイールドの値を４つのカテゴリのうちの１つに循
環的にセツトする。したがつて、バス上のスロツトの全
体のシーケンスでは、４分の１が４つの優先順位のうち
のそれぞれに関連する。

もちろんACFについてその他のフオーマツトを選択する
ことも可能である。たとえば第2D図では、２つの優先順
位によるシステムの場合のACFが示されている。第１のA
CFビツトは再びB/F状況を示し、第２のビツトはスロツ
トのタイプを示す。さらに２つのビツトが予約されてい
る。残りの12ビツトは２つの要求フイールド（REQ O及
びREQ 1）に分割される。これらはそれぞれ２つの優先
順位のうちの１つに対応する。こうして、各優先順位に
ついて最高64スロツトの要求ができるよう各フイールド
は６ビツトの要求カウントを収容することができる。以
下の説明では、ACFのフオーマツトは第2C図のものを想
定している。

２）従来技術と本発明 本発明を説明する前に、分散式待ち行列化アクセスを伴
う２重バスシステムについて現在の技術について概観す
る。そのような既知のシステムは“B.従来技術及びその
課題”のところで既に言及しているものである。

既知のシステムにおいては、ACFは各々が１つの優先順
位に対応する４つの１ビツト要求フイールドを含んでい
る。したがつて、単一のスロツトについて１つの要求は
各ACFにおいて１つの優先順位につきすることができ
る。所与の優先順位クラスにおいてスロツトへのアクセ
スを要求するステーシヨンはその優先順位における空要
求フイールドを待つて、自己のアクセス要求を他のステ
ーシヨンに示すよう自己のビツトを反転させる。この要
求ステーシヨンは自己の要求を出す前に他のステーシヨ
ンからのアクセス要求のカウントを保存し、自己の要求
に前の外部からのアクセス要求と同じ数の空スロツトを
通過させる。したがつて、これらは正しく保管される。
そのときにのみ、要求ステーシヨンは自己のアクセス点
を通る次の空スロツトをアクセスする。その間、他のス
テーシヨンからの外部的アクセス要求を再びカウント
し、自己の次の要求を出すまでこれらの外部からのアク
セス要求を累算しつづける。

このプロシージヤは幾つかの欠点を有する。

１）一時に１つのスロツトしか要求できない。

２）次のアクセス要求は前の要求が保管されたときにし
かすることができない（すなわち、いずれのステーシヨ
ンにおいても未処理のアクセス要求が２以上存在しては
ならない）。

３）ローカル要求はそれが当該ステーシヨンにおいて生
成されるとすぐにそのステーシヨンの要求待ち行列に登
録される（１つのカウンタから別のカウンタへ外部要求
カウントを転送することによつて、実際に行われる）。
しかしながら、そのステーシヨンが自己のローカル要求
を通過スロツトに入れる前にかなりの時間が経過するこ
とがある（空要求のサブフイールドが他のステーシヨン
の高いアクテイビテイのため一定期間あらわれなかつた
場合）。その結果、異なるステーシヨンの待ち行列の間
で矛盾が生じることとなる。

４）一方向の要求を有するACFフイールド及び他方向の
データ伝送のための空スロツトの異なる伝播遅延のた
め、ローカル要求が待ち行列の先頭に達するとき（すな
わち、そのローカル要求よりも古い全ての外部要求がそ
のステーシヨンで保管されたとき）と、“対応する”空
スロツトがそのステーシヨンのアクセス点に達するとき
との間に差異が生ずることがある。換言すれば、ステー
シヨンによつては次のようなことが起りうる。たとえば
ステーシヨンＰがデータ伝送のためスロツトをアクセス
する順番がきたと認識したために、ステーシヨンＰがス
テーシヨンＱのために実際に保管された空スロツトを横
取りしてしまうことがある。

上記（１）、（２）及び（３）の事実によつて、そのシ
ステムにおいて“不公平さ”が招かれる。すなわち、ノ
ードステーシヨンはデータ伝送のための空スロツトをア
クセスするにつき均等の機会を持つていないということ
である。

上記（４）の事実によつて、大きなデータパケツトの連
続的な伝送を付勢するのにしばしば望ましい一連の連続
的なスロツトの利用可能性を任意のステーシヨンに保証
するということができなくなる。一時に複数のスロツト
の予約が可能だとしても、上記の事実によつて、連続的
な空スロツトのストリングの利用可能性は正しい予約を
したステーシヨンに対して保証することはできない。し
たがつて、システムは大きなデータパケツトを、それぞ
れ独立して伝送することのできるスロツトサイズセグメ
ントにセグメント化することが必要となる。この必要性
のため、オーバーヘツド（すなわち、付加的な管理ステ
ツプならびにデータパケツトのセグメント化及び再組立
てのためのデータ伝送）が増えることとなる。

本発明は以下の特徴により、これらの欠点を解消してい
る。

ａ）一時に複数スロツトの予約をすることは、予約のた
めのカウントフイールドを設けることにより行われる。

ｂ）余分の要求はたとえ未処理の要求がまだ保管されて
いなかつたとしても行うことができる。したがつて、複
数のスロツトの各々についての複数の未処理の要求が可
能である（ただし、システムによつて上限すなわち要求
のウインドウサイズが設定される。） ｃ）ローカル要求はそれが通過スロツトの要求サブフイ
ールドで実際に伝送された後にはじめてステーシヨンの
要求待ち行列に入力される。

ｄ）ステーシヨンによつて観測される外部からの要求及
び自己のローカル要求の双方は要求のシーケンス（及び
それらの一時的な関係）を明確に示す単一の順次的待ち
行列において記憶される。

ｅ）異なるステーシヨンで観測される、２つのバス上の
要求及び空スロツトについての異なる伝播時間の影響を
なくすために選択的な遅延が導入される。

以上のことから次のことが保証される。すなわち、バス
に沿つた自己のロケーシヨンとは独立して全てのステー
シヨンは平等に取扱われること、及び要求されたスロツ
トの連続的なシーケンスへのアクセスは各ステーシヨン
ごとに保証できることである。したがつて、データパケ
ツトのセグメンテーシヨン及び再組立ての複雑さは解消
される。

ここで、本発明の方法及び装置を列挙しておく。

イ）互いに対向する第１及び第２の伝送バス及び該伝送
バスの間に接続された複数のステーションを含み、デー
タ伝送のため上記第１の伝送バス上に順次的なタイムス
ロットが生成され、各ステーションは上記第２の伝送バ
スを介してスロットについてアクセス要求を伝送しかつ
他のステーションからの外部アクセス要求及び自己のロ
ーカルアクセス要求に基づいて上記第１の伝送バスを介
するスロットによりデータの伝送を行うための権利を判
断するような通信システムにおけるアクセスを調整する
方法であって、各ステーションが下記のステップ（ａ）
及び（ｂ）を実行することを特徴とする、通信システム
のアクセスを調整する方法。

（ａ）上記外部アクセス要求及び上記ローカルアクセス
要求を含み、これらの要求の一時的な関係を表すアクセ
ス要求待ち行列を保存するステップ。

（ｂ）通信システムにおける異なるステーションに対し
てタイムスロット及びアクセス要求に関して存在する伝
播時間の相違を補償するため上記アクセス要求待ち行列
に入力すべきアクセス要求に対してステーションごとに
異なる遅延を与えるステップ。

（ロ）単方向の互いに対向する２つの伝送バスと、該伝
送バスの双方にそれぞれ接続された複数のステーション
と、上記伝送バス上を伝播するタイムスロットを生成す
るため少なくとも１つの先頭ステーシヨンとを含み、各
スロットはアクセス制御フィールド及びデータセグメン
トフイールドを有し、各ステーションはアクセス要求を
通過スロットの前記アクセス制御フィールドの要求サブ
フィールドに挿入することによって、スロットのアクセ
スを要求し、かつ、通過スロットにおいて観測される他
のステーションからのアクセス要求に基づいてデータ伝
送のためスロットのアクセス権を判断するような通信ネ
ットワークにおけるアクセス調整方法であって、各ステ
ーションが下記のステップ（ａ）ないし（ｃ）を実行す
ることを特徴とする、通信ネットワークアクセス調整方
法。

（ａ）自己の生成したローカルアクセス要求及び他のス
テーションからの外部アクセス要求に関しこれらのアク
セス要求の発生の順序及び一時的な関係を表わす記録を
１つのFIFO要求待ち行列の形で保存するステップ。

（ｂ）１又は複数のスロットに対して各ローカルアクセ
ス要求の要求カウントを通過スロットの空の要求サブフ
ィールドに挿入し、その後、FIFO要求待ち行列への挿入
のためそれぞれのローカル要求カウントととして転送す
るステップ。

（ｃ）各通過スロットにおける要求サブフィールドの内
容を監視し、外部アクセス要求をコピーし、該コピーを
FIFO要求待ち行列への挿入のための外部要求カウントと
として転送するステップ。

（ハ）単方向の互いに対向する２つの伝送バスと、該伝
送バスの双方にそれぞれ接続された複数のステーション
と、上記伝送バスの一方にタイムスロットを生成するた
め少なくとも１つの先頭ステーションとを含み、各ステ
ーションはアクセス要求を通過スロットに挿入すること
によってスロットのアクセスを要求し、未処理のアクセ
ス要求の記録を保存し、通過スロットにおいて観測され
る他のステーションからのアクセス要求に基づいてデー
タ伝送のため空のスロットへのアクセス権を判断するよ
うな通信ネットワークにおけるアクセス調整装置であっ
て、各ステーションに下記の手段（ａ）及び（ｂ）を含
む分散式待ち行列多重アクセス装置を設けたことを特徴
とする、通信ネットワークアクセス調整装置。

（ａ）外部アクセス要求及びローカルアクセス要求を表
わす要求カウント値を逐次的な順番でそれぞれ記憶する
ための要求待ち行列記憶手段。

（ｂ）異なるステーションに対してスロットに存在する
伝播遅延時間を補償するため、上記要求待ち行列記憶手
段に入力される要求カウント値に関して各ステーション
ごとに異なる遅延を与える、上記要求待ち行列記憶手段
に直列に接続された遅延手段。

本発明の種々の特徴は次節で一般的に説明する。実際の
インプリメンテーシヨンについては後で説明する。

３）本発明の特徴についての詳細 本発明の幾つかの重要な特徴を第2C図及び第３図ないし
第６図を参照しながら説明する。

第2C図（及び第2D図）で既に示したように要求カウン
ト、すなわち、複数の（連続的な）スロツトについての
複数の要求を表わす数、をそれぞれ収容できる要求フイ
ールドが設けられる。

第３図はステーシヨンにおけるFIFO形式の要求待ち行列
及び関連するエレメントを示す図である。この図は基本
的な機能の幾つかを説明するために必要な特徴しか含ん
でいないが、第７図（第7A図及び第7B図）に関連して後
でもつと完全な説明をする。

要求待ち行列のFIFO記憶装置は参照番号41で示した。こ
れは順次的な記憶位置43−１ないし43−Ｎを含む。これ
らの記憶位置の各々は外部要求カウントEXT−REQ又はロ
ーカル要求カウントLOC−REQ及びその要求が外部からの
ものかローカルのものかを示す標識を保持する。これら
のカウントはスロツトのACFの要求フイールドで保持で
きるような数を表わす。先頭の位置（43−１）の内容は
通過する空スロツトが検出手段45（TESTB/F）によつて
バスＡ上で検出されたときに１単位だけ減分することが
できる。

通過するスロツトの各要求フイールド（RQ−Ｆ）の内容
は選択手段47（SEL）で抽出され、要求カウントとしてF
IFO記憶装置の末尾の位置43−Ｎに挿入される。検出手
段49（TESTRQ/F）によつてバスＢ上のスロツトにおいて
到来した外部要求カウントがゼロであると検出されたと
きは、バツフア51で待機しているローカル要求がゲート
53を介してバスＢ上の通過スロツトの空要求サブフイー
ルドへローカル要求カウントとしてゲートされる。同時
に、LOC−REQ標識がライン55を介してFIFO要求待ち行列
に送られて、FIFO要求待ち行列に挿入されたばかりの値
がローカル要求カウントとしてマークされる。したがつ
て、FIFO41における要求待ち行列は自己のステーシヨン
で観測される又は自己の生成した全てのアクセス要求カ
ウントを正しい順次的な順序で含むこととなる。

空スロツトがバスＡ上で検出されたときは、先頭の位置
の現カウントが１つだけ減分される。このカウントが外
部要求に関するものであれば、この空スロツトはアクセ
スされず、下流の他のステーシヨンのために空のままに
される。この先頭の位置のカウントがゼロになると、次
の位置が先頭になる。ライン57（LOC−REQ）で示される
ように先頭の位置のカウントがローカル要求に関するも
のであるときは、ANDゲート59を介して１つの信号が供
給される。この信号はバスには“ビジーセツト”信号と
して、またゲート手段61に解除信号として作用する。こ
のゲート手段61はこうしてバツフア63で待機しているデ
ータをバスＡ上の通過スロツトのデータセグメントフイ
ールドにゲートする。上記信号は先頭位置のローカル要
求カウントがゼロになるまで継続する。もちろん、分離
したFIFO待ち行列を設ける代わりに、ポインタを有する
RAM記憶装置で要求待ち行列を構成することもできる。
また、種々のゲート手段及び制御手段も様々なやり方で
実現することができる。

本構成においては、アクセス要求はバスＢに挿入されま
たバスＢからコピーされるのに対し、データはバスＡに
挿入されバスＢからコピーされるということに留意され
たい。

第４図は２つの選択されたステーシヨンｉ及びｊにおけ
る待ち行列に関する状況を示す図である。これらの待ち
行列の内容は異なるけれども、これらは各自のステーシ
ヨンのアクセス状況を正しく表している。図に示すよう
に、ステーシヨンｉのバスＡのアクセス点からFIFO待ち
行列のエントリ点までの、任意のスロツトについての伝
播遅延はステーシヨンｊの伝播遅延とは異なる（すなわ
ち、Di≠Dj）。したがつて、両方の待ち行列に挿入され
た任意の単一のスロツト要求がたとえばステーシヨンｊ
の待ち行列の先頭の位置に達した場合、このステーシヨ
ンは対応する単一のスロツト要求がステーシヨンｊの要
求待ち行列の先頭に達したときにステーシヨンｊによつ
て観測されるスロツト以外の別のスロットがバスＡを通
過することを観測する。

この差異を除去することは本発明の１つの特徴であり、
第５図を用いてこれを説明する。各ステーシヨンにおい
ては、FIFO要求待ち行列41の他に、遅延素子71が設けら
れる。この遅延素子71によつて、各ステーシヨンごとに
選択的な遅延を導入することができる。この遅延はバス
Ａのアクセス点（67）からFIFO要求待ち行列のエントリ
（69）までのスロツトの伝播時間がシステムの全てのス
テーシヨンで等しくなるように選ぶ（これについては後
で説明する）。この遅延手段の動作の原理は第５図に示
されている。要求カウントREQ（外部又はローカル）は
バスＢから遅延素子71へ入力される。好適な実施例にお
いては、遅延素子71は１つのFIFO記憶装置としても作動
する。遅延素子への要求カウントの書込みはバスＢ上の
信号（スロツト）から導出されるタイミング信号（73）
によつて制御される。遅延素子71の遅延は、一度選択さ
れた後は、一定である。遅延素子の先頭に達する要求カ
ウントはバスＡ上の信号（スロツト）から導出されるタ
イミング信号（75）の制御の下で読取られ、FIFO要求待
ち行列41の末尾の位置に挿入される。したがつて、アク
セス要求カウントはバスＢ又はバスＡのスロツトのペー
スでそれぞれ遅延素子に入力され又は遅延素子から除去
される。

各ステーシヨンにおける選択的な遅延の初期設定は次の
ようにして行われる。先頭のステーシヨンはバスＡ及び
次にバスＢを介して全てのステーシヨンに伝播する第１
の特定の初期設定マーカM1を生成されたスロツトに挿入
する。マーカM1を認識する各ステーシヨンにおいては、
遅延素子71へ書込むためのＢクロツクタイミング信号が
開始され、マーカM1を載せているスロツトの要求フイー
ルドの内容が空の遅延素子71、すなわち、その先頭位置
に挿入される。この最初の要求カウントがこのFIFO記憶
装置（遅延素子）の先頭位置にとどまるよう、Ａクロツ
クタイミング信号は初期設定の間は禁止される。後続の
スロツトの要求カウントは遅延素子に書込まれる。遅延
素子はそのような多数の要求カウント（ただし全てはゼ
ロである）累算する。スロツト伝送時間（全体の伝播時
間で、これはバス伝播速度、ステーシヨンの数などによ
つて異なる）に規格化されたシステムの待ち時間に相当
する事前に選択された時間間隔ｂの後、先頭のステーシ
ヨンは別の特定の初期設定マーカM2をバスＡ上に送出さ
れる生成されたスロツトに挿入する。このスロツトはあ
るステーシヨンのアクセス点67に達したとき、手段77に
よつて検出され、この手段77は遅延素子（FIFO）先頭位
置のカウント値の読取つてこれをFIFOの要求待ち行列41
に転送するためのＡクロツク信号を付勢する。遅延素子
71の遅延（すなわち、そこに記憶された要求カウントの
数）はここで固定される。バスＢ上を通過する各スロツ
トごとに、たとえゼロであつてもカウントが遅延素子に
挿入されるということが重要である。これによつて、遅
延素子において要求カウントの数が維持され、したがつ
てその遅延定数が維持される。

遅延素子71の選択的な遅延を含む、点67及び点69の間の
２つのバスの伝播時間はスロツト時間間隔の整数倍であ
ることもさらに重要である。これは、２つの異なる時間
信号（同じ周波数を有するが、位相は独立である）が遅
延素子の書込み及び読取りのために用いられるという事
実によつて可能である。したがつてこの選択的な遅延は
非整数個のスロツト時間間隔であつてもよい。

第６図は２つの選択されたステーシヨン及びｊについて
の結果的な状況を示す図である。２つの要求待ち行列ｉ
及びｊの内容は通常とは異なる。遅延素子ｉ及びｊに記
憶されたカウントの数も異なり、これらは各ステーシヨ
ンの異なる遅延を反映している。全体的な遅延、すなわ
ち、各ステーシヨンの点67から点69までの伝播時間は全
てのステーシヨンについて同じ（ｂ）である。

開示されたシステムの他の特徴は次の通りである（これ
は次の節で詳しく説明する）。外部要求カウントのシー
ケンス（これらの間にはローカル要求は生じていない）
はFIFO要求待ち行列に別々に保存する必要はない。とい
うのは、これらはいずれにしても各ステーシヨンが未処
理のローカル要求についてのスロツトへのアクセス権を
獲得する前に、（ローカルにみられるように）連続的に
保管しなければならないからである。こうして、連続的
な外部要求のシーケンス（及び連続的なローカル要求の
シーケンス）がその幾つかの連続的な位置を占めるであ
ろうFIFO要求待ち行列に入力されるとき、これらは単一
の要求カウントに累算することができる。したがつてこ
れらは単一の位置を占めるだけである。このように、ほ
とんど記憶域を必要としない短かめの要求待ち行列とな
る。しかしながら、この累算（異なるスロツトからの複
数のスロツトを加えること）はこれらのカウントが遅延
素子を離れた後にはじめてなされなければならないこと
に留意されたい。というのは、そうでなければ、一度初
期設定された遅延が維持されないことになるからであ
る。

４）ステーシヨンにおける要求待ち行列及び選択的遅延
素子のインプリメンテーシヨン 上述の全ての特徴を組合わせた実施例が第７図（第7A図
及び第7B図）において１つのステーシヨンについて示さ
れている。この回路は折り重ねバスシステム（第1B図）
のバスＡとバスＢとの間に接続される。各ノードでの単
一の変換のため（第11図に関連して後述する）、ノード
／ステーシヨンインターフエースにおける各バス上の信
号は接続バスセクシヨン上の信号（他の物理的信号、他
のコーデイング）とは形式が異なることがあるが情報は
同じである。したがつて、第７図においてバスＡ及びバ
スＢは参照番号31（Ｘ）及び33（Ｘ）をそれぞれ付して
ある。

第7A図及び第7B図に示す２つのコントローラは２つのバ
スと、FIFO要求待ち行列回路の動作を制御するための他
の回路とに接続される。バスＡコントローラ81はバスＡ
からの全ての信号を受取る。これは第８図でさらに詳細
に示されている。バスＢコントローラ83はバスＢからの
全ての信号を受取る。これは第９図でさらに詳細に示さ
れている。

FIFO要求待ち行列41と、FIFO記憶装置として構成される
遅延素子71は第５図で既に示したようにして設けられ
る。遅延素子71は、たとえば、８ビツトの要求カウント
値をそれぞれ保持する2048個の位置を有する。FIFO要求
待ち行列記憶装置41も、16ビツトの要求カウント値をそ
れぞれ保持する2048個の位置を有する。要求待ち行列記
憶装置の位置は遅延素子の位置よりも大きなサイズを有
する。というのは、遅延素子からのカウント値は要求待
ち行列41へ入力される前に加算によつて組合されるから
である。

待ち行列マネジヤ85はFIFO要求待ち行列41に接続されて
その動作を制御する。遅延素子マネジヤ87は遅延素子71
に接続されてその動作を制御する。要求待ち行列FIFOと
遅延素子FIFOとの間には、累算器ACCU/ALUコントローラ
CTL90を有する累算器ACCU/ALUユニツト89が設けられ、
遅延素子71から読取られた要求カウントをそれらが要求
待ち行列41へ入力される前に組合せる。遅延素子71の入
力には、入力レジスタ91がある。FIFO要求待ち行列41の
出口には16ビツトの減分器93がある。この減分器93は要
求待ち行列から受取つた１つの要求カウントを保持する
ことができ、各自の制御信号が発生されたとき、現在の
値を１単位だけ減分することができる。

要求待ち行列41及び及び遅延素子71における各位置と、
入力レジスタ91と、減分器93は１つの余分のビツト位置
（41A、71A、91A、93A）を有している。これは、各位置
／レジスタにおける現在の内容がローカ要求カウント
（LOC−TAG）又は外部要求カウントを表わすかどうかを
示す１つのタグビツトを保持するためのものである。

バスＡ上でデータを伝送するため、伝送を待つデータセ
グメントを保持するデータセグメントバツフアユニツト
（DATA）95と、データ信号をバスＡ上のデータストリー
ムにオーパレイするためのデータマルチプレクサMUX97
が設けられる。バスＡにおける付加的な挿入回路99によ
つて、データがマルチプレクサMUX97を介して挿入され
るべきものであるときに通過スロツトにおけるビジー／
フリービツトを“1"にセツトすることが可能となる。

データセグメントバツフアユニツト95は好ましくは２つ
のバツフアを含む。これらの各々は１つのデータセブメ
ントのサイズを有し、これを交互的に用いることによつ
て、１つのセグメントをツインバツフアのうちの一方か
らバスに読取りつつ、次のセグメント（そのステーシヨ
ンの上位層から到来する）をツインバツフアのうちの他
方に挿入することができる。

ステーシヨンからバツフアユニツト95へ転送されるセグ
メントはバツフアサイズ及びスロツトセグメントサイズ
に適合させるために大きなデータパケツトから取得した
一部にすぎないということに留意されたい。これらは別
々に識別するためのいかなるカウント値又はその他のハ
ウスキーピング情報をも含まない。これは分散式待ち行
列化システムスにおいて普通に設けられているセグメン
トとは異なる。そのような通常のセグメントは一定の余
分の識別情報を有していなければならない。というの
は、それらは同じデータパケツトの他のセグメントから
分離しており、したがつ余分の情報を使つて特別のプロ
シージヤによつて宛先で再組立てをしなければならない
からである。

バスＢ上で要求カウントを伝送するため、伝送を待つて
いる１つのローカル要求カウント（LOC−REQ）を保持す
るローカル要求レジスタ101と、カウント信号をバスＢ
上のストリームにオーバーレイするための要求マルチプ
レクサMUXが103設けられる。

信号が各バスからコピーされる点と、データ信号がその
バスに挿入される点との間に一定の遅延が必要である。
というのは、待機中のデータ（又はローカル要求カウン
ト）が通過スロツトへ実際に挿入されたどうかについて
の判断が行われる前に、コピーされたデータについての
一定のテストがなされなければならないからである。１
ワードに関するこの最小の遅延を確保するため、遅延レ
ジスタREG105及び遅延レジスタ107REGがバスＡ及びバス
Ｂにそれぞれ設けられる。

これは基本的には、本発明に従つて要求待ち行列を保持
し遅延を維持するために各ステーシヨンにおいて必要と
される全ての回路である。データライン及び制御信号ラ
インの相互接続はこの回路の動作についての以下で説明
する。

要求待ち行列及び遅延素子の動作 ａ）要求カウントの挿入 バスＢコントローラ83はバスＢ上のデータストリームを
監視して通過スロツトの各要求フイールドにより、それ
がゼロカウント又は実際の要求カウント値を含むかどう
かテストする。バスＢコントローラ83はフロントエンド
回路（信号変換器、第11図参照）からライン111を介し
てＢクロツク信号を受取つて通過スロツトにおけるフイ
ールドを適切に識別する。ゼロカウンドが検出されたと
きは（ローカル要求カウントを通過ACFに挿入すること
が可能となる）、マルチプレクサ付勢信号ライン113が
活動化されマルチプレクサ103が付勢されて、レジスタ1
01において待機しているローカル要求カウントがライン
115を介して通過ACFに挿入される。その後すぐに、入力
レジスタ91がライン117を介するレジスタ付勢信号によ
つて付勢されて、通過する要求フイールドの内容を受取
る（こうして挿入されたばかりのローカル要求カウント
を含むことになる。これと同時に、ライン119の活動信
号（LOC−TAG）によつてレジスタ91に挿入されたカウン
トが要求カウントであり、したがつてこのレジスタにお
いてエントリを有するローカルタグ（LOC−TAG）が確立
されたということが示される。次に、ライン121を介し
てステーシヨン主コントローラSMCへクレジツト信号が
転送されて、SMCに次のローカル要求カウントをLOC−RE
Qレジスタ101に送る許可を与える。SMCはライン123を介
して次のLOC−REQを実際に送ると、ライン125を活動化
してレジスタ101のカウントの受取りを付勢し、さら
に、バスＢコントローラ83に別のローカル要求が挿入を
待つているということを知らせる。

コントローラ83は通過するACFの要求フイールドにおい
て実際の外部要求カウント値が存在することを検出した
場合、ローカル要求の挿入のための信号を活動化しな
い。しかしながら、通過する要求フイールドが観測され
るたびにレジスタ付勢信号ライン117が活動化されるの
で、伝送されるローカル要求が入力レジスタに挿入され
るだけでなく、各外部要求カウントも挿入される。一
方、LOC−TAGがゼロのままとなり、したがつてレジスタ
91の内容が外部要求であることを示す。後述するよう
に、到来する（外部）カウントがゼロであり、かつ、ロ
ーカル要求カウントが全く挿入されないとき（したがつ
て通過スロツトにおける要求フイールドは空のままであ
る）、それでもなおカウントがレジスタに挿入され、し
たがつてゼロカウントになるということが重要である。

バスＢコントローラ83はライン127に遅延挿入タイミン
グ信号を出す。これは遅延マネジヤ87で使用されるクロ
ツク信号である。これについては後で説明する。

ｂ）データの挿入 バスＡコントローラ81はバスＡ上のデータストリームを
監視して各通過スロツトにおけるビジー／フリービツト
をテストする。バスＡコントローラはフロントエンド回
路（信号コンバータ、第11図参照）からライン129を介
してＡクロツク信号を受取つて、通過スロツトにおける
各フイールドを適切に識別する。バスＡコントローラ81
はフリースロツト標識を検出した場合、ライン131に減
分信号を出して減分器93の内容を１単位だけ減分する。
というのは、この段階では、未処理のスロツト要求をサ
ービスすることができるからである（自己のステーシヨ
ン又は下流の別のステーシヨンによつて）。

減分器93における要求カウントがローカル要求を表す場
合、位置93Aにおけるタグは“1"であり、標識（LOC−TA
G）がライン133を介してバスＡコントローラ81に与えら
れる。こうして待機中のローカルデータを通過スロツト
に挿入することができる。ライン135にビジーセツト信
号が出されると、挿入回路99は通過するビジー／フリー
ビツトのビツトを変換する。ライン137にマルチプレク
サ付勢信号が出されると、マルチプレクサ97はデータセ
グメントバツフアユニツト95における待機中のローカル
データをライン139を介してバスＡで通過するスロツト
のデータセグメントに挿入する。次に、ライン141を介
してデータ送信信号がSMCに供給されると、別のデータ
セグメントの送信の許可がそのSMCに与えられる。SMCは
こうしてライン143を介して次のデータセグメントを送
信する。

既に述べたように、データセグメントバツフアユニツト
95は好適には交替で使用されるツインバツフアを含み、
１つのデータセグメントの読取りと他のデータセグメン
トの挿入を同時に行うことができる。そのようなツイン
バツフアの動作はよく知られているので、ここではこれ
以上の説明は省略する。

バスＡコントローラ81は、さらに、ライン145に遅延除
外タイミング信号を供給する。これは遅延マネジヤ87に
よつて使用されるクロツク信号である。これについては
後で説明する。

ｃ）遅延を介する要求カウントの転送及び待ち行列 待ち行列マネジヤ85及び遅延マネジヤ87は関連するFIFO
記憶装置への要求カウントの書込み及び関連するFIFO記
憶装置からの要求カウントの読取りを制御する。これら
のマネジヤ85及び87は各自のFIFO記憶装置において現在
の先頭位置及び末尾位置を示すポインタを維持する。

バスＢの通過スロツトごとにコントローラ83からの遅延
挿入タイミング信号の制御の下でカウントが遅延素子71
に読取られる。フイールド91Aにおけるタグも遅延素子7
1に転送される。バスＡの通過スロツトごとにコントロ
ーラ81からの遅延除外タイミング信号の制御の下でデー
タライン146を介して遅延素子71からACCU/ALUユニツト8
9へ１つのカウントが読取られる。LOC−TAGもライン147
を介してACCU/ALUユニツト89及びコントローラ90も転送
される。コントローラ90はライン148の信号によつてACC
U/ALUユニツト89への要求カウントの各転送が知らされ
る。

ACCU/ALUユニツトは次のように動作する。LOC−TAGの値
が同じ値にとどまつている限り（たとえば、それが外部
要求カウントを表すゼロである限り）、ACCU/ALUユニツ
トは累算レジスタで既に保存されている累算値に新しく
転送されたカウント値を加える。LOC−TAGの値が変更さ
れるとすぐに（たとえば、一連の外部要求カウントの
後、LOC−TAG＝１を有するローカルカウントが遅延素子
からACCU/ALUユニツトに転送された場合）、累算レジス
タの内容はそのLOC−TAGの値とともに単一のカウントと
してライン149を介してFIFO要求待ち行列41に転送され
る。待ち行列マネジヤ85はライン150の制御信号によつ
てこの転送が知らされ、累算されたカウント値を自己の
末尾の位置に挿入する。遅延素子71からACCU/ALUユニツ
ト89に転送されたばかりの要求カウント値はそこで累算
レジスタにおいて保存される。

こうして、遅延素子に含まれる同種の（外部又はローカ
ル）の連続的な要求カウントが組合わされてFIFO要求待
ち行列のための単一の要求カウンと値が形成される。し
かしながら、この組合せににもかかわらず、これらの２
つの種類はFIFO要求待ち行列においてまだ十分に区別さ
れている。

減分器93に含まれているカウントがゼロに到達したとき
は常に、対応する信号がライン151に出される。この信
号は、待ち行列マネジヤに、待ち行列の先頭の位置から
の次の要求カウント値を（そのタグとともに）減分器93
に転送しなければならないということを知らせるもので
ある。

FIFO要求待ち行列41が全く空になつてしまうということ
を避けるため、要求カウントの累算は間欠的に中止させ
てもよい。要求カウントを含むべきFIFOロケーシヨンの
最小の数を表わすしきい値を待ち行列マネジヤ85に記憶
することである。そうして待ち行列マネジヤ85は充てん
されたFIFOロケーシヨンの数（入力ポインタと出力ポイ
ンタとの差）を絶えず監視してそれと上記しきい値とを
比較する。この数がしきい値より小さくなつたときは、
対応する制御信号（累算中止）がライン150を介してACC
U/ALUコントローラ90に送れて、コントローラ90は累積
中止後でそれらをカウントして遅延素子から受取られた
ときに個々に転送する。待ち行列マネジヤは充てんされ
た要求待ち行列のFIFOロケーシヨンの数が再び上記しき
い値を越えることを検出して、別の制御信号（累算再
開）をACCU/ALUコントローラ90に送り、コントローラ90
はそこから再び上述のようにして要求カウントを累算す
る。

ｄ）遅延の初期設定 システムのオペレーシヨンの開始のとき、又はシステム
障害の後に自動的な再始動が必要なときは、全てのバス
コントローラはライン127及び147上の遅延挿入信号及び
遅延解除信号は停止しており、遅延素子71がリセツトさ
れる。第３節で既に述べたように、先頭のステーシヨン
は２つの遅延初期設定マーカM1及びM2を送出する。この
先頭ステーシヨンは絶えずスロツトを生成し、一定の時
間間隔（ｂスロツト分）を有する２つのスロツトのACF
に２つのマーカを挿入する。最初のマーカM1が１つのス
テーシヨンにおいてバスＢコントローラ83に到着したと
きは、そのコントローラはライン127への遅延挿入タイ
ミング信号の送出を開始する。こうして、そのときから
要求カウントが遅延素子71（このFIFOは、全てゼロの値
を有する）に書込まれる。この初期設定の時間の間は、
カウントは遅延素子からは読取られない。すなわち、遅
延解除信号はまだ活動化していない。第２のマーカM2が
バスＡコントローラ81に到着するとすぐに、バスＡコン
トローラはライン147への遅延解除タイミング信号の送
出を開始する。この間、多数の要求カウントが遅延素子
71で累算されている。この数はオペレーシヨンの間は一
定であり、第３節で説明したように、伝播の相違を補償
するステーシヨンの個々の遅延を決める。

５）バスFIFOコントローラの詳細 ２つのコントローラ81及び82の詳細を第８図及び第９図
を参考にしながら説明する。

第８図はバスＡコントローラ81の主要部を示すブロツク
図である。バスＡコントローラは手段153を有する。手
段153はバスＡ上の信号より導出されたクロツク信号（1
29）の制御の下でバスＡより受取るデータストリームか
ら各通過スロツトのアクセス制御フイールドACFを抽出
し、一定のサブフイールドをマーカM2検出器154及びビ
ジー／フリー検出器155に転送する。遅延セツトラツチ1
57はシステムの始動又は再始動のたびにリセツトされ
る。マーカM2が検出されると、ラツチ157はライン159の
信号によつてセツトされライン161を介する自己の出力
信号によつてゲート163を付勢し、これによりライン129
からのＡクロツク信号が遅延解除タイミング信号ライン
147に転送される。

ビジー／フリー検出器155は通過ACFのB/Fサブフイール
ド（ビツト）においてゼロを検出すると、フリースロツ
トが到来したことを表わす制御信号を出力する。この信
号はライン131を介して減分器93に減分信号として転送
される。LOC−TAGライン133が活動化されることによつ
て示されるように減分器93におけるカウントがローカル
要求を表わすときは、ANDゲート165がライン135のスロ
ツトフリー信号をビジーセツト信号として転送し、これ
によりローカルデータ転送のための通過スロツトが占用
される。遅延素子167によつて導入される一定の遅延が
あるので、ANDゲート165の出力信号はマルチプレクサ付
勢信号ライン137及びデータ送信信号ライン141を活動化
し、これにより、実際にデータが通過スロツトに挿入さ
れ、別のローカルデータセグメントの転送が可能とな
る。

第９図はバスＢコントローラ83の主要部を示すブロツク
図である、バスＢコントローラ83は手段173を有する。
手段173はバスＢ上の信号から導出されたクロツク信号1
11の制御の下でバスＢより受取るデータストリームから
各通過スロツトのアクセス制御フイールドを抽出して一
定のサブフイールドをマーカM1検出器175、要求RQフイ
ールド検出器177及び要求カウント＝０（RQ＝０）検出
器179に転送する。遅延セツトラツチ181はシステムの始
動又は再始動のたびにリセツトされる。マーカM1が検出
されると、ラツチ181はライン183の信号によつてセツト
されライン185の自己の出力信号によつてゲート185を付
勢する。これにより、ライン111からのＢクロツク信号
は遅延挿入タイミング信号ライン127に転送される。

要求待機ラツチ189はシステムの始動のたびにリセツト
され、コントローラはライン121の信号によつて新しい
要求カウントの受入れの許可を与える。要求データ待機
ラツチ189はSMCが新しいローカル要求カウントをローカ
ル要求カウントレジスタ101に転送する場合にライン125
の新要求通知信号によつてセツトされる。RQ＝０検出器
179は通過ACFの要求サブフイールドにおいてゼロを検出
すると、ANDゲート191の１つの入力へ転送される制御信
号を出力する。これと同時に、ライン193の出力信号に
よつてローカル要求がその伝送を待機しているというこ
とが示されるときは、ANDゲート191の出力信号によつて
マルチプレクサ付勢信号ライン113が活動化されて、こ
れにより待機中のローカル要求カウントが実際に通過ス
ロツトの要求サブフイールドに挿入される。遅延素子19
5によつて導入される一定の遅延があるので、ANDゲート
191の出力信号はローカルタグ（LOC−TAG）信号ライン1
19及びクレジツト信号ライン121を活動化し、これによ
り、ローカルタグが入力レジスタのタグ部分91Aに挿入
され、SMCからの別のローカル要求の転送が可能とな
る。この信号は、さらに要求待機ラツチをリセツトす
る。

要求フイールドがバスＢで検出されると（その内容はゼ
ロ又はゼロ以外である）、常に、検出器177は遅延素子1
97によつて遅延される対応する制御信号を出力し、これ
を入力レジスタ91へのレジスタ付勢信号としてライン11
7に転送し、これによりバスＢで通過するスロツトから
要求カウントがコピーされる。

６）初期設定マーカの表示 上述の如く、先頭ステーシヨンは各ステーシヨンにおけ
る要求待ち行列の個々の遅延を初期設定すべき場合にス
ロツトのACFフイールドに２つの異なるマーカを挿入し
なければならない。予約されたサブフイールド（第2C図
のACFのフオーマツト参照）はマーカM1及びM2を表わす
ために用いることができる。マーカの表示の例を以下に
示す。

（Ａ）R1 R2 R3 R4 1 0 × ×＝M1 1 1 × ×＝M2 0 × × ×＝その他 （Ｂ）R1 R2 R3 R4 1 0 0 ×＝M1（本来のもの） 1 0 1 ×＝M1（返送のもの） 1 1 × ×＝M2 0 × × ×＝その他 上記の実施例についての例として用いた折り重ね式バス
システム（第1B図）については、その表示は（Ａ）に示
してある。予約フイールドの４つのビツトはR1、R2、R3
及びR4と記した。マーカの存在を示すためにR1は１にセ
ツトしている。２つのマーカはビツトR2によつて区別さ
れる。残りの２つのビツトR3及びR4は他の目的のために
用いることができる。前述の如く、マーカM1は折り重ね
式バスシステムにおいて自動的にそこへ伝播されるバス
Ｂで使用される。マーカM2はバスＡで使用される。

第1A図で示した２重バスシステムの場合は状況は若干異
なる。というのは、普通、スロツトは一方のバスに沿つ
てのみ伝播し、他方のバスでは戻らないからである。し
たがつて、マーカM1は一方のバスの端に到達した場合に
他方のバスでさらに伝播できるようにするには修正が必
要である。本来のバスを介するマーカM1と他方のバスで
戻るマーカM1とを区別するために付加的な表示が必要と
なる。このため、第３の予約ビツトR3が使用される。こ
の表示は上記の（Ｂ）に示した。

７）遅延初期設定のための２重バスシステムの先頭ステ
ーシヨンの修正 前述の如く、マーカM1は先頭ステーシヨンの一定の修正
を必要とする２重バスシステムにおける他方のバスに循
環させなければならない。これは第10図に示した（第1A
図に示した２重バスネツトワークを修正した形であ
る）。バスＡの先頭ステーシヨン（HE−Ａ）15は通常と
同様、スロツトを生成し伝送の際に一定の情報をACFフ
イールドに挿入するための生成及び送信手段201を有す
る。さらに、先頭ステーシヨン（HE−Ｂ）17はスロツト
のためのそのような生成及び送信手段203を有する。先
頭ステーシヨンHE−Ａは初期設定のためマーカM1（Ａ）
及びマーカM2（Ａ）を生成する。マーカM1（Ａ）はバス
Ａを伝播するが、バスＢも伝播しなければならない。と
いうのは、マーカM1（Ａ）はそこで検出されなければな
らないからである。したがつて、バスＡの各スロツトが
先頭ステーシヨンHE−Ｂに伝播できるようバスセクシヨ
ン21（これは、通常の２重バスシステムでは省略され
る）を設けなければならない。スロツトを受信しACFに
おけるもとのマーカM1を検出することができる特別の受
信部205が先頭ステーシヨンHE−Ｂに設けられる。受信
部205はこれを検出すると、スロツト生成及び送信手段2
03にライン207を介して制御信号を送る。手段203は復帰
するマーカM1をバスＢに発行するスロツトへ挿入する。
全てのステーシヨンは各自の遅延挿入タイミング信号を
開始するためこのマーカを認識することができる。

８）２重バスネツトワークのための２重化 第1A図に示した２重バスネツトワークにおいては、２つ
の独立した要求及びアクセス構成が実際に存在する。バ
スＡのデータ伝送アクセスのための要求が挿入されてバ
スＢで伝播し、バスＢのデータ伝送アクセスのための要
求が挿入されてバスＡで伝播する。先に示した上述の回
路は要求がインバウンドバスだけで挿入され伝送される
ような折り重ね式バスシステムについて設計されたもの
であるが、本アクセス手法は２重バスシステムにおいて
も使用することができる。ただし、全ての回路（要求待
ち行列FIFO及び遅延FIFO）は２重化しておく必要があ
る。

９）バス及びステーシヨン間の信号変換 第11図はシステムバスとステーシヨン回路との間の信号
変換及び適切なコード変換を行うフロントエンド回路を
表わす図である。典型的には、情報はステーシヨン間の
バスを介してビツト直列光学的信号の形で転送すること
ができる。ステーシヨン回路内では、情報はワード並列
形式の電気的信号として表わされる。

流入バスＡ（31）はバスＡフロントエンドレシーバＦ−
ERCV215に接続され、光学的／電気的信号変換器を含む
このレシーバ215は並列出力バスライン31（Ｘ）及びク
ロツクライン129を介してデータ及び再生されたＡクロ
ツク信号をステーシヨンのバスアクセス回路217に電気
的信号の形式で供給する。ステーシヨンにおいて生成さ
れたバスを介してさらに伝播すべきデータは並列バスラ
イン31（Ｘ）を介してバスＡフロントエンドトランスミ
ツタＦ−ETRM219に供給される。電気的／光学的信号変
換器を含むこのトランスミツタ219は光学的直列信号と
して変換されたこれらの信号を流出バスＡ（31）を介し
て送信する。

同様に、バスＢ（33）は光学的／電気的信号変換器を含
むバスＢフロントエンドレシーバＦ−ERCV221及び電気
的／光学的信号変換器を含むバスＢフロントエンドトラ
ンスミツタＦ−ETRM223を介してステーシヨンのバスア
クセス回路217に接続される。フロントエンドレシーバ2
21によつてバスＢのデータから導出されたＢクロツク信
号はライン111に供給される。

第11図の１つのブロツク（225）として表わされた、ス
テーシヨン主コントローラSMCを含む上層の他の装置は
データ信号及び制御信号の交換のための複数のデータラ
イン及び制御ラインによつてバスアクセス回路217に接
続される。

本発明の主要部であるバスアクセス回路217のこれらの
部分を第７図、第８図及び第９図を参照しながら説明し
た。バスアクセス回路はバスＢを介するアクセス要求の
受信及び送信ならびにバスＡを介するデータの送信（こ
れらは全て第７図、第８図及び第９図で説明した）を行
うことの他に、当該ステーシヨンに向けられた（アドレ
スされた）データをバスＢから受信するということに留
意されたい。しかしながら、データの受信は本発明にと
つては重要ではなく、したがつてここではこれ以上詳し
くは示していない。

10）複数の優先順位の構成 上記の説明で示した回路は１つの優先クラスについての
全ての要求を取扱うものである。異なる優先順位が与え
られない場合は、これで十分である。しかしながら、第
2A図ないし第2D図の説明とともに第１節で言及したよう
に複数の優先順位が導入されるときは、すなわち、種々
の優先順位について別個の要求を行う必要がありかつ別
個のスロツトが発行されるときは、選択的な遅延を伴う
要求待ち行列及び関連する回路を、優先順位のクラスの
数と同じだけ設ける必要がある。たとえば、４つのクラ
スが導入された場合、各ステーシヨンは４つの要求待ち
行列FIFO記憶装置を有する必要がある。

遅延素子FIFOも各優先順位についてそれぞれ設けるよう
な複数形式にしてもよい。しかしながら、各エントリが
１つの優先順位のタグによつて修正されれば（４つの優
先順位に対して２ビツト）単一の共有の遅延素子FIFOで
十分であろう。遅延素子の出力には、遅延素子FIFOから
読取られた要求カウントをその優先順位のタグに応じて
複数の要求待ち行列（たとえば、４つ）に配分するため
デマルチプレクサを設ける必要がある。

E.発明の効果 以上説明したように本発明によれば、大量のステーシヨ
ンが存在する非常に長いバスネツトワークにおいても、
ステーシヨン間で公平さを保証する。すなわち、データ
転送のための伝送媒体へのアクセス権の獲得について各
ステーシヨンに均等な機会を与えることを保証する。本
発明によつてさらに、単一の要求によつてステーシヨン
は複数のスロツトを要求したとき、送信が一たん開始さ
れれば要求された中断されない空スロツトのシーケンス
を使用することが保証される。したがつて、１つのデー
タパケツトの異なるセグメントに番号付けする必要はな
く、またこれらを組立てるため（何故なら、これらは宛
先で連続的に到着するとは限らないからである）のハウ
スキーピングプロシージヤを設ける必要もない。

【図面の簡単な説明】

第1A図は及び第1B図は本発明を適用することのできる２
重バスシステム及び折り重ね式バスシステムの構成をそ
れぞれ示す図、第2A図ないし第2D図はバス上の情報の構
造を説明する図、第３図は本発明に基づくステーシヨン
における要求待ち行列記憶装置を示す図、第４図は複数
のステーシヨンにおける要求待ち行列の様子を説明する
図、第５図は本発明に基づく遅延素子を有する要求待ち
行列を示す図、第６図は複数のステーシヨンにおける要
求待ち行列及び遅延素子の様子を説明する図、第7A図及
び第7B図は本発明に基づくステーシヨンにおける要求待
ち行列及びバスアクセス回路を示す図、第８図は第7A図
におけるバスコントローラの構成を示す図、第９図は第
7B図におけるバスコントローラの構成を示す図、第10図
は特別のマーカの伝送によつて各ステーシヨンにおける
個々の遅延の初期設定を可能にする２重バスシステムの
ための修正を示す図、第11図は信号変換及びクロツク信
号導出を含む、２つのバスによつて各ステーシヨンを相
互接続するフロントエンド回路を示す図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ピトロ・エー・ツアフイロプロ スイス国シイー・エイチ8803リツシユリコ ン、ミユーレシユトラーセ20番地 (72)発明者 ヴエルナー・クラウス・ブツクス スイス国シイー・エイチ8805リヒラルスヴ イル、ライトホルツシユトラーセ33番地

Claims (3)

【特許請求の範囲】
1. 【請求項１】互いに対向する第１及び第２の伝送バス及
   び該伝送バスの間に接続された複数のステーションを含
   み、データ伝送のため上記第１の伝送バス上に順次的な
   タイムスロットが生成され、各ステーションは上記第２
   の伝送バスを介してスロットについてアクセス要求を伝
   送しかつ他のステーションからの外部アクセス要求及び
   自己のローカルアクセス要求に基づいて上記第１の伝送
   バスを介するスロットによりデータの伝送を行うための
   権利を判断するような通信システムにおけるアクセスを
   調整する方法であって、各ステーションが下記のステッ
   プ（ａ）及び（ｂ）を実行することを特徴とする、通信
   システムのアクセスを調整する方法。 （ａ）上記外部アクセス要求及び上記ローカルアクセス
   要求を含み、、これらの要求の一時的な関係を表すアク
   セス要求待ち行列を保存するステップ。 （ｂ）通信システムにおける異なるステーションに対し
   てタイムスロット及びアクセス要求に関して存在する伝
   播時間の相違を補償するため上記アクセス要求待ち行列
   に入力すべきアクセス要求に対してステーションごとに
   異なる遅延を与えるステップ。
2. 【請求項２】単方向の互いに対向する２つの伝送バス
   と、該伝送バスの双方にそれぞれ接続された複数のステ
   ーションと、上記伝送バス上を伝播するタイムスロット
   を生成するため少なくとも１つの先頭ステーションとを
   含み、各スロットはアクセス制御フィールド及びデータ
   セグメントフィールドを有し、各ステーションはアクセ
   ス要求を通過スロットの前記アクセス制御フィールドの
   要求サブフィールドに挿入することによって、スロット
   のアクセスを要求し、かつ、通過スロットにおいて観測
   される他のステーションからのアクセス要求に基づいて
   データ伝送のためスロットのアクセス権を判断するよう
   な通信ネットワークにおけるアクセス調整方法であっ
   て、各ステーションが下記のステップ（ａ）ないし
   （ｃ）を実行することを特徴とする、通信ネットワーク
   アクセス調整方法。 （ａ）自己の生成したローカルアクセス要求及び他のス
   テーションからの外部アクセス要求に関しこれらのアク
   セス要求の発生の順序及び一時的な関係を表わす記録を
   １つのFIFO要求待ち行列の形で保存するステップ。 （ｂ）１又は複数のスロットに対して各ローカルアクセ
   ス要求の要求カウントを通過スロットの空の要求サブフ
   ィールドに挿入し、その後、FIFO要求待ち行列への挿入
   のためそれぞれのローカル要求カウントととして転送す
   るステップ。 （ｃ）各通過スロットにおける要求サブフィールドの内
   容を監視し、外部アクセス要求をコピーし、該コピーを
   FIFO要求待ち行列への挿入のための外部要求カウントと
   として転送するステップ。
3. 【請求項３】単方向の互いに対向する２つの伝送バス
   と、該伝送バスの双方にそれぞれ接続された複数のステ
   ーションと、上記伝送バスの一方にタイムスロットを生
   成するため少なくとも１つの先頭ステーションとを含
   み、各ステーションはアクセス要求を通過スロットに挿
   入することによってスロットのアクセスを要求し、未処
   理のアクセス要求の記録を保存し、通過スロットにおい
   て観測される他のステーションからのアクセス要求に基
   づいてデータ伝送のため空のスロットへのアクセス権を
   判断するような通信ネットワークにおけるアクセス調整
   装置であって、各ステーションに下記の手段（ａ）及び
   （ｂ）を含む分散式待ち行列多重アクセス装置を設けた
   ことを特徴とする、通信ネットワークアクセス調整装
   置。 （ａ）外部アクセス要求及びローカルアクセス要求を表
   わす要求カウント値を逐次的な順番でそれぞれ記憶する
   ための要求待ち行列記憶手段。 （ｂ）異なるステーションに対してスロットに存在する
   伝播遅延時間を補償するため、上記要求待ち行列記憶手
   段に入力される要求カウント値に関して各ステーション
   ごとに異なる遅延を与える、上記要求待ち行列記憶手段
   に直列に接続された遅延手段。