JPS6126698B2 - - Google Patents
Info
- Publication number
- JPS6126698B2 JPS6126698B2 JP56017017A JP1701781A JPS6126698B2 JP S6126698 B2 JPS6126698 B2 JP S6126698B2 JP 56017017 A JP56017017 A JP 56017017A JP 1701781 A JP1701781 A JP 1701781A JP S6126698 B2 JPS6126698 B2 JP S6126698B2
- Authority
- JP
- Japan
- Prior art keywords
- fault
- circuit
- signal
- logic module
- fault identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 6
- 230000008014 freezing Effects 0.000 claims 1
- 238000007710 freezing Methods 0.000 claims 1
- 230000010365 information processing Effects 0.000 description 6
- 230000001934 delay Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は情報処理装置などの論理装置における
障害個所の識別方式に関し、特に多数の論理モジ
ユールで構成される論情装置に適用して効果的な
障害識別方式に関する。
障害個所の識別方式に関し、特に多数の論理モジ
ユールで構成される論情装置に適用して効果的な
障害識別方式に関する。
情報処理装置において、処理中に障害が発生し
て、バリテイチエツク回路等により検出される
と、必要な情報をログアウトした後、リトライ機
能等により再スタートを行なつている。しかしこ
の場合、リトライを考慮し、実際の処理停止まで
に数マシンサイクルの時間を要するため、障害デ
ータが処理装置内を移動し、障害の伝播を生じて
しまう。このため、情報処理装置内の複数の論理
モジユールで障害が検出信されてしまい、ログア
ウト情報からだけでは本当の障害個所を識別する
ことが困難なことが多い。そこで従来は、各論理
モジユール内の障害検出ラツチの出力のオア信号
を全論理モジユールに共通の識別回路で集中的に
監視し、障害が最初に検出された論理モジユール
を識別し、障害個所の指摘に利用している。しか
るに、情報処理装置の大規模化および高速化に伴
い、各論理モジユールと識別回路との間の信号伝
播遅延による識別精度の低下が無視できなくなつ
ている。また論理モジユール数の増加に伴い、集
中型の識別回路の実現にも問題が生じてきてい
る。
て、バリテイチエツク回路等により検出される
と、必要な情報をログアウトした後、リトライ機
能等により再スタートを行なつている。しかしこ
の場合、リトライを考慮し、実際の処理停止まで
に数マシンサイクルの時間を要するため、障害デ
ータが処理装置内を移動し、障害の伝播を生じて
しまう。このため、情報処理装置内の複数の論理
モジユールで障害が検出信されてしまい、ログア
ウト情報からだけでは本当の障害個所を識別する
ことが困難なことが多い。そこで従来は、各論理
モジユール内の障害検出ラツチの出力のオア信号
を全論理モジユールに共通の識別回路で集中的に
監視し、障害が最初に検出された論理モジユール
を識別し、障害個所の指摘に利用している。しか
るに、情報処理装置の大規模化および高速化に伴
い、各論理モジユールと識別回路との間の信号伝
播遅延による識別精度の低下が無視できなくなつ
ている。また論理モジユール数の増加に伴い、集
中型の識別回路の実現にも問題が生じてきてい
る。
したがつて本発明の目的は、叙上の如き問題点
を解消するための障害識別方式を提供することに
ある。
を解消するための障害識別方式を提供することに
ある。
本発明にあつては、障害識別回路を各論理モジ
ユールに分散して設ける。各障害識別回路はカウ
ンタを備え、自論理モジユールで障害検出信号が
出るとカウンタの更新動作を停止させるとともに
障害報告信号を送出する。各障害識別回路のカウ
ンタの更新動作は、共通の制御部によつて同期を
とつて開始させ、障害報告信号が発生した場合に
全て停止させる。このようにして、各カウンタの
値から最初に障害検出信号が出た論理モジユール
の識別を可能とする。
ユールに分散して設ける。各障害識別回路はカウ
ンタを備え、自論理モジユールで障害検出信号が
出るとカウンタの更新動作を停止させるとともに
障害報告信号を送出する。各障害識別回路のカウ
ンタの更新動作は、共通の制御部によつて同期を
とつて開始させ、障害報告信号が発生した場合に
全て停止させる。このようにして、各カウンタの
値から最初に障害検出信号が出た論理モジユール
の識別を可能とする。
識別された論理モジユール内の障害個所を指摘
するには、その論理モジユール内で最初に発生し
た障害検出信号を識別できるとよい。この目的を
達成するには、本発明では各障害識別回路内に自
論理モジユール内の各障害検出信号または信号群
の状態を一時的に保持するラツチ群を設け、ある
障害検出信号が発生した論理モジユールの障害識
別回路に自回路内の上記ラツチ群の状態を凍結さ
せる。したがつて、上記ラツチ群の状態から、各
論理モジユール内の最初に発生した障害検出信号
または信号群を識別可能となり、障害個所を一層
絞つて指摘することが容易になる。
するには、その論理モジユール内で最初に発生し
た障害検出信号を識別できるとよい。この目的を
達成するには、本発明では各障害識別回路内に自
論理モジユール内の各障害検出信号または信号群
の状態を一時的に保持するラツチ群を設け、ある
障害検出信号が発生した論理モジユールの障害識
別回路に自回路内の上記ラツチ群の状態を凍結さ
せる。したがつて、上記ラツチ群の状態から、各
論理モジユール内の最初に発生した障害検出信号
または信号群を識別可能となり、障害個所を一層
絞つて指摘することが容易になる。
以下、本発明の一実施例について図面により詳
細に説明する。
細に説明する。
第１図において、Y0〜Ｙoは情報処理装置内の
論理モジユールであり、従来と同様のバリテイチ
エツク回路などによつて各回路部分で障害の有無
がチエツクされている。論理モジユールY0〜Ｙo
には、障害識別回路１０〜１oがそれぞれ分散し
て組み込まれている。各障害識別回路１０〜１o
には、自論理モジユール内の障害検出信号群がい
くつかの信号毎（１よの信号の場合もある）にオ
ア回路２によつてオアされ、障害信号入力X0〜
Ｘoに与えられる。また各障害識別回路１０〜１o
の障害報告信号出力Ｚはワイアードオアされ、共
通制御部３に入力されている。さらに各障害識別
回路の更新許可信号入力WEには、共通制御部３
より更新許可信号が一勢に与えられるようになつ
ている。
論理モジユールであり、従来と同様のバリテイチ
エツク回路などによつて各回路部分で障害の有無
がチエツクされている。論理モジユールY0〜Ｙo
には、障害識別回路１０〜１oがそれぞれ分散し
て組み込まれている。各障害識別回路１０〜１o
には、自論理モジユール内の障害検出信号群がい
くつかの信号毎（１よの信号の場合もある）にオ
ア回路２によつてオアされ、障害信号入力X0〜
Ｘoに与えられる。また各障害識別回路１０〜１o
の障害報告信号出力Ｚはワイアードオアされ、共
通制御部３に入力されている。さらに各障害識別
回路の更新許可信号入力WEには、共通制御部３
より更新許可信号が一勢に与えられるようになつ
ている。
なお、各論理モジユール内の障害識別回路内の
カウンタの値やラツチ群の状態（いずれも後
述）、その他の内部状態を外部記憶装置へログア
ウトする手段などが設けられるのが普通である
が、これは周知技術であるので図中に示してな
い。
カウンタの値やラツチ群の状態（いずれも後
述）、その他の内部状態を外部記憶装置へログア
ウトする手段などが設けられるのが普通である
が、これは周知技術であるので図中に示してな
い。
上記の各障害識別回路１０〜１oの具体例を第
２図によつて説明する。同図において、ラツチ１
１と１１′は、それぞれ障害信号入力X0〜Ｘoをタ
イミングT1とT3でラツチする識別ラツチであ
る。ラツチ１２はそれぞれ対応する識別ラツチ１
１，１１′の出力を一時保持する保持ラツチであ
り、各保持ラツチ１２の出力はノア回路１３でノ
アされて障害報告信号出力Ｚとして共通制御部３
へ送出されるとともに、アンド回路１４の一方の
入力に与えられる。このアンド回路１４の他方の
入力が前記の更新許可信号入力WEである。アン
ド回路１４の出力はタイミングT0でラツチ１５
にラツチされる。このラツチ１５の出力とタイミ
ングT2とが入力されるアンド回路１６の出力
は、カウンタ１７のカウント入力に与えられる。
またアンド回路１６の出力は保持ラツチ１２のセ
ツトタイミングを与えるものである。
２図によつて説明する。同図において、ラツチ１
１と１１′は、それぞれ障害信号入力X0〜Ｘoをタ
イミングT1とT3でラツチする識別ラツチであ
る。ラツチ１２はそれぞれ対応する識別ラツチ１
１，１１′の出力を一時保持する保持ラツチであ
り、各保持ラツチ１２の出力はノア回路１３でノ
アされて障害報告信号出力Ｚとして共通制御部３
へ送出されるとともに、アンド回路１４の一方の
入力に与えられる。このアンド回路１４の他方の
入力が前記の更新許可信号入力WEである。アン
ド回路１４の出力はタイミングT0でラツチ１５
にラツチされる。このラツチ１５の出力とタイミ
ングT2とが入力されるアンド回路１６の出力
は、カウンタ１７のカウント入力に与えられる。
またアンド回路１６の出力は保持ラツチ１２のセ
ツトタイミングを与えるものである。
以下、動作を説明する。情報処理装置のイニシ
ヤライズ時などに、全ての障害識別回路１０〜１
o内のラツチ１１，１１′，１２，１５およびカウ
ンタ１７がリセツトされる。ついで、共通制御部
３から更新許可信号が“１”にセツトされ、各障
害識別回路内のカウンタ１７がタイミングT2で
カウントアツプ（またはカウントダウン）を開始
する。つまり、論理モジユール内で障害検出信号
が発生しない状態では、保持ラツチ１２の全てが
“０”状態であり、ノア回路１３の出力が“１”
であるため、アンド回路１４の出力が“１”状態
で保持される。したがつてラツチ１５の出力も
“１”状態に保持され、アンド回路１６の出力に
タイミングT3のパルスが送出され、このパルス
でカウンタ１７が更新される。
ヤライズ時などに、全ての障害識別回路１０〜１
o内のラツチ１１，１１′，１２，１５およびカウ
ンタ１７がリセツトされる。ついで、共通制御部
３から更新許可信号が“１”にセツトされ、各障
害識別回路内のカウンタ１７がタイミングT2で
カウントアツプ（またはカウントダウン）を開始
する。つまり、論理モジユール内で障害検出信号
が発生しない状態では、保持ラツチ１２の全てが
“０”状態であり、ノア回路１３の出力が“１”
であるため、アンド回路１４の出力が“１”状態
で保持される。したがつてラツチ１５の出力も
“１”状態に保持され、アンド回路１６の出力に
タイミングT3のパルスが送出され、このパルス
でカウンタ１７が更新される。
ある時点で、例えば論理モジユールY0内のあ
る障害検出信号が発生したとする。この信号に対
応する識別ラツチ１１，１１′がそれぞれタイミ
ングT1，T3にセツトし、それに対応する保持ラ
ツチ１２がタイミングT2で“１”にセツトす
る。保持ラツチ１２のセツトによりノア回路１３
の出力が“０”に変化する。つまり、障害報告信
号出力Ｚが有効となる。アンド回路１４が抑止さ
れ、タイミングT0でラツチ１５が“０”に変化
する。これによりアンド回路１６が抑止され、カ
ウンタ１７の更新が停止し、また保持ラツチ１２
の状態が凍結する。したがつて、論理モジユール
Y0内で障害データが伝播し、他の障害検出信号
が次々に発生したとしても、保持ラツチ１２の凍
結以降に生じる識別ラツチ１１，１１′の状態変
化は保持ラツチ１２に影響を与えない。
る障害検出信号が発生したとする。この信号に対
応する識別ラツチ１１，１１′がそれぞれタイミ
ングT1，T3にセツトし、それに対応する保持ラ
ツチ１２がタイミングT2で“１”にセツトす
る。保持ラツチ１２のセツトによりノア回路１３
の出力が“０”に変化する。つまり、障害報告信
号出力Ｚが有効となる。アンド回路１４が抑止さ
れ、タイミングT0でラツチ１５が“０”に変化
する。これによりアンド回路１６が抑止され、カ
ウンタ１７の更新が停止し、また保持ラツチ１２
の状態が凍結する。したがつて、論理モジユール
Y0内で障害データが伝播し、他の障害検出信号
が次々に発生したとしても、保持ラツチ１２の凍
結以降に生じる識別ラツチ１１，１１′の状態変
化は保持ラツチ１２に影響を与えない。
タイミングT0〜T3を例えば１マシンサイクル
内で等間隔に発生させた場合、半マシンサイクル
内で発生した信号X0〜Ｘoに対応する保持ラツチ
１２のみが“１”になる。したがつて、保持ラツ
チ１２の状態から、半マシンサイクルの精度で、
最も早く発生した障害検出信号（群）を識別可能
である。またカウンタ１７の値は、最初の障害検
出信号の発生時刻を反映している。
内で等間隔に発生させた場合、半マシンサイクル
内で発生した信号X0〜Ｘoに対応する保持ラツチ
１２のみが“１”になる。したがつて、保持ラツ
チ１２の状態から、半マシンサイクルの精度で、
最も早く発生した障害検出信号（群）を識別可能
である。またカウンタ１７の値は、最初の障害検
出信号の発生時刻を反映している。
共通制御部３は、障害報告信号が出てから数マ
シンサイクル以内に更新許可信号を“０”にリセ
ツトする。これれにより、全ての論理モジユール
内の障害識別回路のカウンタの更新動作が停止さ
せられる。この時点までに論理モジユールY0以
外の論理モジユールにも障害データが伝播し、そ
れらの障害識別回路でも上記の論理モジユール
Y0のものと同様の動作が行なわれているかも知
れない。しかし、最初に障害が起きた論理モジユ
ールY0のカウンタ１７の値が、他のいずれの論
理モジユールのカウンタ１７の値よりも小さい
（カウントアツプの場合）。したがつて、各障害識
別回路のカウンタ値をログアウトして調べれば、
最初に障害が起つたのが論理モジユールY0であ
ることが容易に識別できる。また論理モジユール
Y0の保持ラツチ１２群の状態をログアウトし、
“１”状態の保持ラツチを見つけることにより、
最初に発生した障害検出信号（群）を識別でき、
これから論理モジユールY0内の障害部位を狭い
範囲で指摘できる。
シンサイクル以内に更新許可信号を“０”にリセ
ツトする。これれにより、全ての論理モジユール
内の障害識別回路のカウンタの更新動作が停止さ
せられる。この時点までに論理モジユールY0以
外の論理モジユールにも障害データが伝播し、そ
れらの障害識別回路でも上記の論理モジユール
Y0のものと同様の動作が行なわれているかも知
れない。しかし、最初に障害が起きた論理モジユ
ールY0のカウンタ１７の値が、他のいずれの論
理モジユールのカウンタ１７の値よりも小さい
（カウントアツプの場合）。したがつて、各障害識
別回路のカウンタ値をログアウトして調べれば、
最初に障害が起つたのが論理モジユールY0であ
ることが容易に識別できる。また論理モジユール
Y0の保持ラツチ１２群の状態をログアウトし、
“１”状態の保持ラツチを見つけることにより、
最初に発生した障害検出信号（群）を識別でき、
これから論理モジユールY0内の障害部位を狭い
範囲で指摘できる。
以上に述べたように、本発明は障害識別回路を
各論理モジユールに分散して設け、論理モジユー
ル内の障害情報をそのモジユール内で保持する。
したがつて、従来のような信号伝播遅延による影
響を回避し、従来よりも高い精度で、障害を最初
に起した論理モジユールおよびその中の障害部位
を識別することができる。
各論理モジユールに分散して設け、論理モジユー
ル内の障害情報をそのモジユール内で保持する。
したがつて、従来のような信号伝播遅延による影
響を回避し、従来よりも高い精度で、障害を最初
に起した論理モジユールおよびその中の障害部位
を識別することができる。
第１図は本発明の一実施例を示す概略ブロツク
図、第２図は第１図中の各障害識別回路の一例を
示すブロツク図である。 Y0〜Ｙo…論理モジユール、１０〜１o…障害識
別回路、３…共通制御部、１２…保持ラツチ、１
７…カウンタ。
図、第２図は第１図中の各障害識別回路の一例を
示すブロツク図である。 Y0〜Ｙo…論理モジユール、１０〜１o…障害識
別回路、３…共通制御部、１２…保持ラツチ、１
７…カウンタ。
Claims (1)
- 【特許請求の範囲】 １ 論理装置を構成する複数の論理モジユールの
それぞれに、カウンタを含む障害識別回路を設
け、全ての障害識別回路に共通の制御部から上記
の各障害識別回路内のカウンタの更新動作を同期
化させて開始させ、各障害識別回路に自論理モジ
ユール内の障害検出信号の発生時に自回路のカウ
ンタの更新動作を停止させるとともに障害報告信
号を送出させ、上記の制御部で上記の障害報告信
号を検出すると全ての障害識別回路のカウンタの
更新動作を停止させるようにして成り、各カウン
タの値から最初に障害検出信号が発生した論理モ
ジユールを識別可能とすることを特徴とする障害
識別方式。 ２ 各障害識別回路に自論理モジユール内の各障
害検出信号または信号群の状態を一時的に保持す
るラツチ群を設け、障害検出信号が発生した論理
モジユール内の障害識別回路に自回路内の上記ラ
ツチ群の状態を凍結させることにより、各論理モ
ジユール内で最初に発生した障害検出信号または
信号群を上記ラツチ群の状態から識別可能とする
ことを特徴とする、特許請求の範囲第１項記載の
障害識別方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56017017A JPS57132252A (en) | 1981-02-09 | 1981-02-09 | Fault discrimination system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56017017A JPS57132252A (en) | 1981-02-09 | 1981-02-09 | Fault discrimination system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57132252A JPS57132252A (en) | 1982-08-16 |
| JPS6126698B2 true JPS6126698B2 (ja) | 1986-06-21 |
Family
ID=11932219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56017017A Granted JPS57132252A (en) | 1981-02-09 | 1981-02-09 | Fault discrimination system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57132252A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8317855D0 (en) * | 1983-06-30 | 1983-08-03 | Iq Bio Ltd | Biochemical detection method |
| JPS6266337A (ja) * | 1985-09-18 | 1987-03-25 | Nec Corp | 情報処理装置 |
| JPH0273431A (ja) * | 1988-09-09 | 1990-03-13 | Nec Corp | 障害処理方式 |
| JP5867962B2 (ja) * | 2012-02-16 | 2016-02-24 | Ｎｅｃプラットフォームズ株式会社 | 情報処理装置および故障診断方法 |
-
1981
- 1981-02-09 JP JP56017017A patent/JPS57132252A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57132252A (en) | 1982-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3715573A (en) | Failure activity determination technique in fault simulation | |
| US5353436A (en) | Method and apparatus for synchronizing a plurality of processors | |
| US3723975A (en) | Overdue event detector | |
| JPH07129426A (ja) | 障害処理方式 | |
| JPH05298134A (ja) | コンピュータシステムにおける処理誤りの処理機構及び方法 | |
| JPH0628037B2 (ja) | Ａｃ及びｄｃエラー・オンライン・テスト回路 | |
| KR870000114B1 (ko) | 데이타 처리 시스템 | |
| Usas | A totally self-checking checker design for the detection of errors in periodic signals | |
| CN101359187A (zh) | 一种光刻机同步触发在线诊断方法及系统 | |
| JPS6126698B2 (ja) | ||
| JP4894854B2 (ja) | データ送信装置、データ送受信システム及びデータ送受信システムの制御方法 | |
| JPS5930288B2 (ja) | クロツク信号監視方法 | |
| EP0130432B1 (en) | Apparatus for suspending a system clock when an initial error occurs | |
| US3046523A (en) | Counter checking circuit | |
| US11475192B1 (en) | Methods and apparatus for buffered assertion reporting in emulation | |
| US3012722A (en) | Checking circutiry for data processing apparatus | |
| EP0473806A1 (en) | Apparatus and method for error detection and fault isolation | |
| SU1425682A1 (ru) | Устройство дл тестового контрол цифровых узлов | |
| SU1474662A1 (ru) | Устройство контрол операций ввода-вывода | |
| JPS63200250A (ja) | キヤツシユ記憶装置の擬似障害発生方式 | |
| JPS6213697B2 (ja) | ||
| JPS5838813B2 (ja) | 論理装置 | |
| JP2538090B2 (ja) | 故障シミュレ―ション方法 | |
| JPS6161427B2 (ja) | ||
| JPH04260910A (ja) | 中央処理装置のクロック停止回路 |