JPS6126317A - 電子ボリユ−ム回路 - Google Patents
電子ボリユ−ム回路Info
- Publication number
- JPS6126317A JPS6126317A JP14693884A JP14693884A JPS6126317A JP S6126317 A JPS6126317 A JP S6126317A JP 14693884 A JP14693884 A JP 14693884A JP 14693884 A JP14693884 A JP 14693884A JP S6126317 A JPS6126317 A JP S6126317A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor network
- electronic volume
- switching circuit
- ladder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は民生機器の音量調整、音質調整に用いることが
できる電子ボリューム回路に関するものである。
できる電子ボリューム回路に関するものである。
従来例の構成とその問題点
近年、民生機器分野では小型化々らびに高性能化に対応
するために、ディジタル制御技術を応用した電子制御化
が行なわれておシ、消費者に対してよシ使いやすい音響
システムの開発がなされてきている。
するために、ディジタル制御技術を応用した電子制御化
が行なわれておシ、消費者に対してよシ使いやすい音響
システムの開発がなされてきている。
以下、図面を参照しながら従来の本発明に関連の深いデ
ィジタル制御型電子ボリューム回路について説明する。
ィジタル制御型電子ボリューム回路について説明する。
第１図は従来のディジタル制御型電子ボリューム回路の
構成図である。第１図において、１は入力端子でｓｂ、
２はＲ−２Ｒはしご形抵抗網でちる。３はたとえばＭＯ
８型ＦＥＴのアナログスイッチ群で構成されるスイッチ
ング回路である。４は帰還抵抗ＲｆＢを有する演算増幅
器などで構成される加算回路である。まだ、５は出力端
子である。
構成図である。第１図において、１は入力端子でｓｂ、
２はＲ−２Ｒはしご形抵抗網でちる。３はたとえばＭＯ
８型ＦＥＴのアナログスイッチ群で構成されるスイッチ
ング回路である。４は帰還抵抗ＲｆＢを有する演算増幅
器などで構成される加算回路である。まだ、５は出力端
子である。
以上のように構成されたディジタル制御型電子、ｙ Ｉ
Ｊニーム回路についてその動作を以下に説明する。電流
源として動作する入力信号はＲ−２Ｒはしご形抵抗網２
に入力される。このＲ−２Ｒはしご形抵抗網２の各端子
から得られる出力電流は外部からのディジタル制御信号
によって制御されるスイッチング回路３によシ選択され
た後、次の加算回路４によって電圧に変換される。Ｒ−
２Ｒはしご形抵抗網２の各端子から得られる出力電流は
入力端子１から遠ざかるにしたがって入力電流の半分ず
つになる。つまシ、第ｎ段目の出力電流は入力電流の（
１／２ ）”となるため、スイッチング回路３に含まれ
ている各スイッチ素子をそれぞれ独立に制御子ることに
より任意の減衰量が得られる。
Ｊニーム回路についてその動作を以下に説明する。電流
源として動作する入力信号はＲ−２Ｒはしご形抵抗網２
に入力される。このＲ−２Ｒはしご形抵抗網２の各端子
から得られる出力電流は外部からのディジタル制御信号
によって制御されるスイッチング回路３によシ選択され
た後、次の加算回路４によって電圧に変換される。Ｒ−
２Ｒはしご形抵抗網２の各端子から得られる出力電流は
入力端子１から遠ざかるにしたがって入力電流の半分ず
つになる。つまシ、第ｎ段目の出力電流は入力電流の（
１／２ ）”となるため、スイッチング回路３に含まれ
ている各スイッチ素子をそれぞれ独立に制御子ることに
より任意の減衰量が得られる。
しかしながら、上記のような構成においては任意の減衰
量を得るだめに複数個のスイッチ素子を導通状態にしな
ければならず、このことによシ、このスイッチング回路
３を制御するディジタル制御信号の発生回路が複雑なも
のになるという問題点を有していた。
量を得るだめに複数個のスイッチ素子を導通状態にしな
ければならず、このことによシ、このスイッチング回路
３を制御するディジタル制御信号の発生回路が複雑なも
のになるという問題点を有していた。
発明の目的
本発明の目的は、簡単なディジタル制御信号によって制
御可能で、かつ、任意の減衰特性が得られる電子ボリュ
ーム回路を提供することにある。
御可能で、かつ、任意の減衰特性が得られる電子ボリュ
ーム回路を提供することにある。
発明の構成
本発明の電子ボリューム回路は、入力信号のレベルを任
意のレベルに減衰させるためにその並列抵抗値が２Ｒで
あるところの適当な比に抵抗分割された並列抵抗を含む
Ｒ−２Ｒはしご形抵抗網と、とのＲ−２Ｒはしご形抵抗
網の出力のどれか１つをディジタル制御信号により選択
するスイッチング回路と、このスイッチング回路の出力
から信号を取り出す緩衝増幅回路とから構成したもので
あシ、これにより簡単なディジタル制御信号によって制
御可能で、かつ、任意の減衰特性が得られるものである
。
意のレベルに減衰させるためにその並列抵抗値が２Ｒで
あるところの適当な比に抵抗分割された並列抵抗を含む
Ｒ−２Ｒはしご形抵抗網と、とのＲ−２Ｒはしご形抵抗
網の出力のどれか１つをディジタル制御信号により選択
するスイッチング回路と、このスイッチング回路の出力
から信号を取り出す緩衝増幅回路とから構成したもので
あシ、これにより簡単なディジタル制御信号によって制
御可能で、かつ、任意の減衰特性が得られるものである
。
実施例の説明
以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
第２図は本発明の一実施例に係る電子ボリューム回路の
構成図を示すものである。第２図において、６はＲ−２
Ｒはしご形抵抗網の抵抗２Ｒの部分を適当な比に分割さ
れた２つの抵抗Ｒ１ｐＲ２が並列接続されたＲ−２Ｒは
しご形抵抗網である。
構成図を示すものである。第２図において、６はＲ−２
Ｒはしご形抵抗網の抵抗２Ｒの部分を適当な比に分割さ
れた２つの抵抗Ｒ１ｐＲ２が並列接続されたＲ−２Ｒは
しご形抵抗網である。
この場合１ ＋１−１ である。７はたとえばＭＯ８
型ＲＩ Ｒ２２Ｒ ＦＥＴのアナログスイッチ群で構成されるスイッチング
回路であシ、４は帰還抵抗ＲｆＢを有する演算増幅回路
などで構成される加算回路である。
型ＲＩ Ｒ２２Ｒ ＦＥＴのアナログスイッチ群で構成されるスイッチング
回路であシ、４は帰還抵抗ＲｆＢを有する演算増幅回路
などで構成される加算回路である。
以上のように構成された本実施例の電子ｇ ＩＪニーム
回路について以下その動作を説明する。まず、電流源と
して動作する入力信号は入力端子１よりＲ−２Ｒはしご
形抵抗網６に入力される。本来、Ｒ−２Ｒはしご形抵抗
網の各端子から得られる出力電流は入力端子から遠ざか
るにしだがって入力電流の半分ずつになる。つまり、入
力電流が６ｄＢずつ減衰されるが、Ｒ−２Ｒはしご形抵
抗網６のように抵抗２Ｒの部分に適当な比に分割された
抵抗を並列接続することによって、入力電流を任意のス
テップで減衰させることが可能となる。たとえば約５：
２の比に分割した場合には、入力電流は３ ｄＢステッ
プで減衰される。このＲ−２Ｒはしど形抵抗網６の出力
電流は外部からのディジタル制御信号によってそのスイ
ッチ素子のどれか１組が制御されるスイッチング回路７
により選択され、次の加算回路４で電圧に変換された後
、出力端子５に出力される。しだがって、適当な比に分
割された並列抵抗を含むＲ−２Ｒはしご形抵抗網によっ
て、電子ボリューム回路全体としては３ ｄＢステッゾ
の減衰量が得られる。
回路について以下その動作を説明する。まず、電流源と
して動作する入力信号は入力端子１よりＲ−２Ｒはしご
形抵抗網６に入力される。本来、Ｒ−２Ｒはしご形抵抗
網の各端子から得られる出力電流は入力端子から遠ざか
るにしだがって入力電流の半分ずつになる。つまり、入
力電流が６ｄＢずつ減衰されるが、Ｒ−２Ｒはしご形抵
抗網６のように抵抗２Ｒの部分に適当な比に分割された
抵抗を並列接続することによって、入力電流を任意のス
テップで減衰させることが可能となる。たとえば約５：
２の比に分割した場合には、入力電流は３ ｄＢステッ
プで減衰される。このＲ−２Ｒはしど形抵抗網６の出力
電流は外部からのディジタル制御信号によってそのスイ
ッチ素子のどれか１組が制御されるスイッチング回路７
により選択され、次の加算回路４で電圧に変換された後
、出力端子５に出力される。しだがって、適当な比に分
割された並列抵抗を含むＲ−２Ｒはしご形抵抗網によっ
て、電子ボリューム回路全体としては３ ｄＢステッゾ
の減衰量が得られる。
以上のように本実施例によれば、Ｒ−２Ｒはしご形抵抗
網の抵抗２Ｒの部分を適当な比に分割された抵抗が並列
接続されたＲ−２Ｒはしご形抵抗網６を用いることによ
り、スイッチング回路７のスイッチ素子の１組のみを制
御することで３．ｄＢステップの減衰量が得られ、この
ことにより、ディジタル制御信号を簡単なものとするこ
とができる。
網の抵抗２Ｒの部分を適当な比に分割された抵抗が並列
接続されたＲ−２Ｒはしご形抵抗網６を用いることによ
り、スイッチング回路７のスイッチ素子の１組のみを制
御することで３．ｄＢステップの減衰量が得られ、この
ことにより、ディジタル制御信号を簡単なものとするこ
とができる。
なお、上の実施例ではＲ−２Ｒはしご形抵抗網において
入力信号を３ ｄＢステップで減衰させるとしたが、減
衰ステップは３ ｄＢに限定されるものでなく、Ｒ−２
Ｒはしご形抵抗網の抵抗２Ｒの部分を複数個の適当な比
に分割した抵抗を並列接続することによシ任意の値に減
衰させるという機能を有するものであれば何でもよい。
入力信号を３ ｄＢステップで減衰させるとしたが、減
衰ステップは３ ｄＢに限定されるものでなく、Ｒ−２
Ｒはしご形抵抗網の抵抗２Ｒの部分を複数個の適当な比
に分割した抵抗を並列接続することによシ任意の値に減
衰させるという機能を有するものであれば何でもよい。
たとえば、抵抗を３個並列接続することによって２ ｄ
Ｂステッゾの減衰量を実現することができ、また、３ｄ
Ｂステップのように単一ステップに限定されるものでな
く、Ｒ−２Ｒはしご形抵抗網の抵抗２Ｒの部分を分割す
る比を適当に変えて組み合わせることによシ任意の減衰
特性を得るという機能を有するものであれば何でもよい
。
Ｂステッゾの減衰量を実現することができ、また、３ｄ
Ｂステップのように単一ステップに限定されるものでな
く、Ｒ−２Ｒはしご形抵抗網の抵抗２Ｒの部分を分割す
る比を適当に変えて組み合わせることによシ任意の減衰
特性を得るという機能を有するものであれば何でもよい
。
発明の効果
以上の説明から明らかなように、本発明はＲ−２Ｒはし
ご形抵抗網の抵抗２Ｒの部分を適当な比に分割した抵抗
を並列接続することによって任意の減衰特性を得ること
のできるＲ−２Ｒはしご形抵抗網によって構成している
ので、簡単な回路によって発生しうるディジタル制御信
号によって制御が可能で、かつ、任意の減衰特性を有す
る電子ボリューム回路が得られるという優れた効果が得
られる。
ご形抵抗網の抵抗２Ｒの部分を適当な比に分割した抵抗
を並列接続することによって任意の減衰特性を得ること
のできるＲ−２Ｒはしご形抵抗網によって構成している
ので、簡単な回路によって発生しうるディジタル制御信
号によって制御が可能で、かつ、任意の減衰特性を有す
る電子ボリューム回路が得られるという優れた効果が得
られる。
第１図は従来のディジタル制御型電子ボリューム回路の
構成図、第２図は本発明の一実施例に係る電子、ｐ Ｉ
Ｊニーム回路の構成図である。 １・・・入力端子、２・６・・・Ｒ−２Ｒはしご形抵抗
網、３・７・・・スイッチング回路、４・・・加算回路
、５・・・出力端子。 ただし、第１図・第２図の各部を示す符号の中で同一の
符号を有しているものは、同一の機能を有することを示
す。
構成図、第２図は本発明の一実施例に係る電子、ｐ Ｉ
Ｊニーム回路の構成図である。 １・・・入力端子、２・６・・・Ｒ−２Ｒはしご形抵抗
網、３・７・・・スイッチング回路、４・・・加算回路
、５・・・出力端子。 ただし、第１図・第２図の各部を示す符号の中で同一の
符号を有しているものは、同一の機能を有することを示
す。
Claims (1)
- 入力信号のレベルを任意のレベルに減衰させるためにそ
の並列抵抗値が２Ｒであるところの適当な比に抵抗分割
された並列抵抗を含むＲ−２Ｒはしご形抵抗網と、この
Ｒ−２Ｒはしご形抵抗網の出力のどれか１つをディジタ
ル制御信号により選択するスイッチング回路と、このス
イッチング回路の出力から信号を取り出す緩衝増幅回路
とから構成したことを特徴とする電子ボリューム回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14693884A JPS6126317A (ja) | 1984-07-17 | 1984-07-17 | 電子ボリユ−ム回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14693884A JPS6126317A (ja) | 1984-07-17 | 1984-07-17 | 電子ボリユ−ム回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6126317A true JPS6126317A (ja) | 1986-02-05 |
| JPH0566769B2 JPH0566769B2 (ja) | 1993-09-22 |
Family
ID=15418963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14693884A Granted JPS6126317A (ja) | 1984-07-17 | 1984-07-17 | 電子ボリユ−ム回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6126317A (ja) |
-
1984
- 1984-07-17 JP JP14693884A patent/JPS6126317A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0566769B2 (ja) | 1993-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5486791A (en) | Programmable gain amplifier | |
| US7675380B2 (en) | Integrated digitally controlled linear-in-decibels attenuator | |
| US5923159A (en) | Logarithmic taper resistor with zero crossing changes | |
| CA1124806A (en) | Gain control circuit | |
| US4628276A (en) | Logarithmically linearly controlled variable gain amplifier | |
| EP0026579B1 (en) | A digital-to-analog conversion system | |
| US4918397A (en) | Gain control circuit | |
| JPS6126317A (ja) | 電子ボリユ−ム回路 | |
| CA2039697A1 (en) | Digital-to-analog converter | |
| JPS61145918A (ja) | 電子ボリユ−ム回路 | |
| US4542368A (en) | Trimmable resistive scaling network suitable for digital to analog converters | |
| JPS6313572B2 (ja) | ||
| US6140953A (en) | D/A converting apparatus with independent D/A converter controlled reference signals | |
| JPH07254830A (ja) | 電子ボリューム回路 | |
| JPH0566767B2 (ja) | ||
| US3755626A (en) | Electronic control circuit | |
| JPH0566768B2 (ja) | ||
| JPS6268311A (ja) | 電子ボリユ−ム回路 | |
| JPH0595239A (ja) | レベル制御回路 | |
| JPH01318307A (ja) | 電子アッテネータ | |
| EP0457622A2 (en) | Variable gain amplifier | |
| US5175623A (en) | Method and apparatus for linear video mixer with digital control | |
| JPS58206221A (ja) | 可変減衰回路 | |
| JP2844971B2 (ja) | ディジタル符号処理システム | |
| JPS62219899A (ja) | 残響付加方式 |