JPS61261929A - 復調装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル信号の記録、伝送等に用いる変調方
式の復調装置に関するものである。

従来の技術 ディジタル信号の記録、伝送等において、記録媒体の特
性、伝送形態に応じて各種の変調方式が提案されている
。固定ヘッド・ディジタル・オーディオ・テープ・レコ
ーダ（Ｓ−ＤＡＴ）の規格決定のための実験フォーマッ
トにおいて、変調方式として提案されている８／１ｏ変
換コードもそのひとつである。

８／１０変換コードはプロツク符号であシ、入力の８ビ
ツト毎に１０ビツトの符号語に変換、するものである。

１０ビツトのコードの選び方としては、直流成分が少な
く、同一符号が長く連続せず、かつクロック再生が容易
であることが望ましい。

この８／１ｏ変換コードはこの条件を満たしている。８
／１ｏ変換コードは以下の５つの特徴がある。

（１）検出窓中’ｒｗ　＝　０．Ｂ　Ｔ（至））　最小
反転間隔ＴＭＩＮ　＝　０．Ｂ　Ｔ（３）最大反転間隔
ＴＭＡＸ　”　４．０　？（４）１　　の数は１０個中
の４．６．６の３通りのみ （６）ワード単位では２つの状態Ｓｏ、５１のみをとる
。

なお、ではデータ・ビット・タイムである。

本コードは８ビツトの入力信号に対し、過去の状態の情
報すなわちＳＯかＳｌかによシ、２ページ（ｓｏ、８１
　）分の変換テーブルをもっており、選択にあたっては
直流成分の累積を防ぐほうの変換コードを採用させる。

そしてこの時選択した状態ＳＯか８１を記憶しておき、
次の変換にあたシ、この情報を用いる。

表１に８／１０変換テーブルを示す。

表　　１ （以　　　下　　余　　白　） この変換および逆変換（すなわち復調）を実際に行う方
法としては、従来例として全ての変換テーブルをＲｅａ
ｄ　０ｎｌｙ　Ｍｅｍｏｒｙ　（以下ＲＯＭと略す）に
入れておく方法があり、構成は簡単である。

復調においてｆｔ０Ｍテーブルを用いた場合の構成例を
第３図に示す。

入力端子ａからの１０ビツトの入力はｆｔ０Ｍ２１によ
り即８ビットの復調コードに変換される。

ＲＯＭ２１の内容としては変調時のＳ○と８１のコード
両方ともが同じ復調入力に対応するようにしておけばい
い。

発明が解決しようとする問題点 今復調を行なうＲＯＭにおいては、入力１０ビツトに対
し８ビツトの出力とな、Ｑ、２　＝２６２１４４個のメ
モリーセルが必要になり、Ｉ　Ｃ、ＬＳｉ　　化を行う
場合にこのＲＯＭの部分が非常に大規模かつ冗長となシ
、結果として集積度を高めることができないという問題
点を有していた。

本発明は従来例における冗長度を減少させ、ＩＣ，ＬＳ
ｉ化に適した８／１ｏ変換コードの復調装置の構成を与
えるものである。

問題点を解決するための手段 この目的を達成するため、本発明の復調装置は直流成分
検出部と、ビット反転、ビットの読み出し逆順を行うビ
ット操作部と、レジスタおよび加算器およびカウンタお
よび規則演算処理用の第１の復調変換テーブルおよびパ
ラレル／シリアル変換器とから構成される規則演算処理
用の第１の復調処理部と、規則演算処理では求められな
い例外処理用の第２の復調変換テーブルと、規則処理／
例外処理を選択する判定処理部とからなり、全てロジッ
ク回路とゲート回路で構成される。

作用 このような構成をとることにより、８／１ｏ変換コード
における復調がロジック回路とゲート回路で構成が可能
となり、ＲＯＭテーブルを用いる場合と比べ、はるかに
少ないゲート数で実現が可能になシ、ＩＣ、ＬＳｉ　化
の面で非常に有効である。

実施例 本発明の実施例の溝底を示す前に８７１ｏ変換テーブル
の検討を行ない、各部がロジック回路とゲート回路で実
現できることを示す。

８／１０変換テーブルは、いくつかのサブセットに分け
ることができる。

（以　下金　白） まず、表２におけるＩ値の０〜８８まではＳＯもＳｌも
同じ値であり　＃１″の数と　“０“の数は同じ６個で
ある。次に１値が８９〜２４３までは２１個の例外を除
いてＳＯと８１は互いにビット反転およびビットの逆読
み出しを行なったものとなっておシ、ＳＯは“１“の数
が６個、′Ｏｂ数が４個である。例えば、１３２のとき
、ＳＯでは０１１１００１０１１“　、５１では ００１０１１０００１　　である。

また、２１個の例外においては、ＳＯと８１は対応して
おらず、Ｓｌの時は“１″　の数が４個であるが、ＳＯ
のときは　１　が５個である。例えばＩ値が１４９のと
きｓｏでは“１１００１０００１１、Ｓｌでは’００１
１１０１０００′テアル。Ｉｉ’［が２４４〜２５５に
おいては、ＳＯとＳｌは互いにビット順を逆転したもの
になっておシ″１″の数は６個である。例えばＩ値が２
６６のときＳＯでは　１１０１１００１ｏＯ、Ｓｌでは
０ｏ１ｏ０１１ｏ１１である。

今、１値が０〜８８までをグループＴｏ、８９〜２４３
までをグループＴ、（３１のもの）、２１個のＳＯでの
例外をグループＴｉ、２４４〜２６６までをグループＴ
２とする。”Ｏ＋τｔ　に関してはＳｌのコードは規則
的演算処理により発生することが可能である。ＳＯのコ
ードに関しては’ｒｏの場合Ｓ１と同じ、Ｔ１の場合は
ビット反転とビットの並びかえを行うことにより求めら
れる（２１個の例外は除く）。

Ｔｉ（Ｓｏのコード）およびＴ２については規則的演算
処理によシ求められないので、この時は例外処理用の第
２の復調変換テーブルが必要となる。Ｔ２のＳＯのコー
ドについてはＳｌのコードのビットの読み出し順を逆転
することによフ得られる。したがって、２１個＋１２個
＝３３個の例外処理の変換テーブルがあればよいことに
なる。

以上のことよシ、復調を行う場合を考えると、情報とし
て得られるのは１０ビツトの変調コードだけである。

今、変調コードの中の“１″の数を見ることにより表２
から次のことがわかる。

（１）　　“１“の数が４個になるのはＴ１の８１コー
ドである。この時はビット反転、ビットの逆読み出しは
行なわず、規則的演算処理によって求まる。

（２）　　“１“の数が６個になるのはＴ、のＳＯコー
ドであシ、この時はビット反転、ビットの逆読み出しを
行なって８１のコードとし、その後規則的演算処理を施
すことにより求まる。

（３）１　　の数が６個のとき （ａ）　　Ｔｏの場合はビット反転、ビットの逆読み出
しを行なわず規則的演算処理エフ求める。

（ｂ）　　Ｔｘ　の場合はビット反転、ビットの逆読み
出しは行なわず、例外処理用の第２の復調変換テーブル
で求める〇 （Ｃ）　　Ｔ２の場合はビットの逆読み出し操作が変調
時に行なわれたかわからない、すなわちＳＯか８１か不
明なので、そのままのもの、ビットの逆読み出しを施し
たものの両方から例外処理用の第２の復調変換テーブル
で求める。

上記（ａ）　、　（ｂ）　、　（Ｃ）の区別はＴ工の例
外処理用の変換テーブルとＴ２の例外処理用の変換テー
ブルとを別にし、それぞれＴｉ　ｒ　Ｔ２に対応しない
場合は出力が”０＃になるようにすれば、 （’）　　Ｔｉ　Ｉ　Ｔ２の出力がＯの場合、求める復
調データはＴ。

（２）　　”ｉの出力が０でない場合、求める復調デー
タはＴｉ （＠Ｔ２の出力が○でない場合、求める復調データはＴ
２ となる。

このようにして復調が可能である。

上記の結果に基き、本発明の一実施例について第１図を
もとに説明する。

第１図において、１は直流成分検出部である。

２はビット反転、ビットの読み出しの逆順を行なうビッ
ト操作部である。３は規則演算処理用の第１の復調処理
部、４はパラレル／シリアル変換器、５はインバータ、
６．７はカウンタ、８は規則演算処理用の第１の復調変
換テーブル、９は加算器、１ｏはレジスタ、１１はタイ
ミングコントローラ、１２はＤ−７リツプフロツプであ
る。

１３．１４は例外処理用の第２の復調変換テーブル、１
６は判定処理部である。以下、動作を信号の流れの順に
応じて説明していく。

入力端子ａからの変調された１Ｑピツトの信号は直流成
分検出部１で“１″の数が調べられる。

そして表２に示すように“１“　の数に応じてビット操
作部２においてビット反転、ビットの読み出しの逆順を
行う。そして、ビット操作部２の出力は規則演算処理用
の第１の復調処理部３と例外処理用の変換テーブル１３
．１４に入る。

規則演算処理用の第１の復調処理部３ではビット操作部
の出力がパラレル／シリアル変換器４でシリアル信号と
なシカウンタ６に入るとともに、前記シリアル信号をイ
ンバータ５で反転し、反転信号をカウンタ７に入力する
。カウンタ６．７とはデータが入るまでに初期値（本実
施例ではバイナリで６）がロードされる。このカウンタ
の出力は直流成分検出部１からの１　の数が６か（Ｔｏ
）、６でないか（Ｔ１）という情報とともに、規則演算
処理用の第１の復調変換テーブルＢに入る。規則演算処
理用の第１の復調変換テーブル８の内容を以下の表３９
表４に示す。表３はＴ＋／Ｔｏ　＝Ｏの場合、表４はＴ
、／Ｔｏ！１の場合を示すものである。

表３ 表４ このテーブルはゲート数を減らすため、ＡＮＤ。

ＯＲのゲートで構成されるＰｒｏｇｒａｍａｂｌｅ　Ｌ
ｏｇｉｃＡｒｒａｙ（以下、ＰＬＡという）を用いるこ
とが望ましい。

この規則演算処理用の変換テーブル８の出力はＤ−７リ
ツプフロツプ１２でレジスタ１０の出力と位相が合せら
れ、加算器９で加算されるレジスタ１０には初期値とし
て０″が入れられる。

パラレル／シリアル変換器４のシリアル出力が０　であ
れば、ＣＯＬＬＴＭＮカウンタとしてのカウンタ６が１
つカウントダウンし、カウンタ７は変化しないままとな
シ、また、パラレル／シリアル変換器４のシリアル出力
が“１“であれば逆になる。これはカウンタのエネーブ
ル端子を用いれば容易に実現できる。

また、シリアル出力に応じて”０“の場合は加算器９の
出力をＶラスタ１０がラッチし、　　１の場合は前の値
を保持するようになっている。

このようにして、シリアル・データが１０個入った時の
Ｖラスタ１０の値がすなわち規則演算処理による復調デ
ータである。処理のためのコントロールパルス、すなわ
ち第２図に示すロード、クリアｅｔｃの信号は変調デー
タの切れ目を示すデータ・シンク信号と、データのクロ
ックの１０倍の周波数のクロックにニジタイミング・コ
ントローラ１１で作られる。

第２図では、６９の変調テ゛−夕である０１０１０１１
０００“（いずれもＳｌ）が入ったとき規則演算処理部
で復調していく様子を示したものである。

次に例外処理部テーブル１３に入った１Ｑビツトの信号
はＴｉ　［対応するものがあれば、それに対応する復調
データを出し、なければ０“　となる。筐た、Ｔ２に対
応するものはビット操作部２でそのままのものとビット
の逆読み出しをしたものとの両方を例外処理部の変換テ
ーブル１４に入れ、どちらかの出力が“○“でなければ
、それが復調データであり、入力がＴ２でなければ出力
は０　となる。

判定処理部１６では１″の個数が６個でなければ規則演
算処理、１“の数が５個の時は例外処理部１３．１４の
出力を見、両方とも“Ｏ″であれば規則演算処理の結果
、どちらか一方が○であれば０でない方の例外処理の結
果を選択し、復調データとする。

この結果、すべての場合における復調出力が得られる。

例外処理用の変換テーブル１３．１４はＰＬＡを用いゲ
ート数を減少することができる。本実施例の８／１ｏ変
換では２個の例外処理用変換テーブルを持つが、コード
の内容により、任意個数持つことも可能である。

このような構成により、規則演算処理部はロジック回路
で、例外処理用変換テーブルもＰＬＡを用いることによ
りゲート回路で実現できる。

発明の効果 本発明によれば、ハード・ロジックで復調装置を構成す
ることにより、非常にゲート数を減らすことが可能とな
り、ＩＣ、ＬＳｉ化に適合させることができる。

実際の構成例でもゲート数は約１０００ゲートで実現で
き、ＲＯＭテーブルを用いた場合より、はるかに小規模
ですむ。

変調を行う場合の規則演算処理部は復調の場合の逆の働
きとなり、規則演算処理部の構成は大部分共用可能であ
るので、変復調兼用のＩＣ化、ＬＳｉ　化を行う場合有
利である。

【図面の簡単な説明】

第１図は本発明の一実施例における復調装置のブロック
図、第２図は同本実施例における規則演算処理用の第１
の復調処理部のタイミング−＋ヤード、第３図は従来例
のブロック図である。 １・・・・・・直流成分検出部、２・・・・・・ビット
操作部、３・・・・・・規則演算処理用の第１の復調処
理部、４・・・・・・パラレル／シリアル変換器、５・
・・・・・イア　バー　タ、６．７・・・・・・カウン
タ、８・・・・・・規則演算処理用の第１の復調変換テ
ーブル、９・・・・・・加算器、１０・・・・・・レジ
スタ、１１・・・・・・タイミング・コントローラ、１
２・・・・・・Ｄ−フリップフロップ、１３．１４・・
・・・・例外処理用の第２の復調変換テーブル、１５・
・・・・・判定処理部。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名５１
３　　図

Claims (1)

【特許請求の範囲】
1. 復調すべきディジタル入力の″１″のビット数と″０″
   のビット数の差を求め直流成分を検出する検出部と、前
   記検出部の出力に応じて入力をビット反転またはビット
   の読み出し順を逆に並べかえるビット操作部と、前記ビ
   ット操作部の出力をパラレル／シリアル変換するパラレ
   ル／シリアル変換器およびシリアル出力とその反転出力
   により、カウントをエネーブルする２組のカウンタおよ
   び前記２組のカウンタの出力を入力とする規則演算処理
   用の第１の復調変換テーブルおよび前記第１の復調変換
   テーブル出力とレジスタ出力との和を求める加算器およ
   び前記加算器の値をラッチする前記レジスタとにより構
   成される規則演算処理用の第１の復調処理部と、前記規
   則演算処理部では求まらない例外に対して変換を行う例
   外処理用の第２の復調変換用テーブルと、前記例外処理
   用の第２の復調変換テーブルの出力と、前記規則演算処
   理用の第１の復調処理部の出力を調べることにより、最
   終の復調出力を判定し選択する判定処理部とを具備して
   なる復調装置。