JPS61258676A - 多重化電流形インバ−タ装置 - Google Patents
多重化電流形インバ−タ装置Info
- Publication number
- JPS61258676A JPS61258676A JP60097807A JP9780785A JPS61258676A JP S61258676 A JPS61258676 A JP S61258676A JP 60097807 A JP60097807 A JP 60097807A JP 9780785 A JP9780785 A JP 9780785A JP S61258676 A JPS61258676 A JP S61258676A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- inverters
- current
- self
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はパルス幅変調制御されることによって正弦波交
流電流を出力する多重化電流形インバータ装置に関する
。
流電流を出力する多重化電流形インバータ装置に関する
。
交流電動機を駆動するインバータとして電流形インバー
タは多く用いられている。電流形インバータには矩形波
電流を出力するものと正弦波電流を出力するものとがあ
る。正弦波電流を出力する電流形インバータは高調波を
低減できるため交流電動機の駆動に好適であるという理
由が注目されている。
タは多く用いられている。電流形インバータには矩形波
電流を出力するものと正弦波電流を出力するものとがあ
る。正弦波電流を出力する電流形インバータは高調波を
低減できるため交流電動機の駆動に好適であるという理
由が注目されている。
本出顕人は先に特願昭５６−１８６８１５号（特開昭５
８−８９０７３号）として正弦波電流を出力する電流形
インバータを提案している。
８−８９０７３号）として正弦波電流を出力する電流形
インバータを提案している。
この電流形インバータは自己消弧素子をグレーツ結線し
、その直流入力側に直流電流平滑のための直流リアクト
ルを接続し、かつ交流出力側に自己消弧素子のスイッチ
ング時に発生する過電圧を吸収するための平滑コンデン
サを接続した構成になっている。ところで、このような
電流形インバータを実用化するには大容量化することが
必要となる。インバータを大容量化するにはインバータ
を構成する自己消弧素子の容量を大きくすることによっ
て実現できる。自己消弧素子の大容量化は素子を直並列
接続するなどして行える。しかし。
、その直流入力側に直流電流平滑のための直流リアクト
ルを接続し、かつ交流出力側に自己消弧素子のスイッチ
ング時に発生する過電圧を吸収するための平滑コンデン
サを接続した構成になっている。ところで、このような
電流形インバータを実用化するには大容量化することが
必要となる。インバータを大容量化するにはインバータ
を構成する自己消弧素子の容量を大きくすることによっ
て実現できる。自己消弧素子の大容量化は素子を直並列
接続するなどして行える。しかし。
各素子がしゃ断しなければならない電流値はインバータ
容量の増加とともに大きくなる。このため。
容量の増加とともに大きくなる。このため。
過電圧吸収用に設けた平滑コンデンサの容量は電流値に
比例して大きくなる。また、インバータの出力電流に含
まれる高調波を低減し、正弦波に近い波形を得るために
は自己消弧素子のスイッチング周波数を高くしなければ
ならない、スイッチング周波数を高くすると素子のスイ
ッチング損失が大きくなる。素子の大容量化に伴いスイ
ッチング損失も大きくなるので、スイッチング周波数を
高くするにも限界がある。そのため、正弦波出力電流に
多くの高調波を含むようになる。
比例して大きくなる。また、インバータの出力電流に含
まれる高調波を低減し、正弦波に近い波形を得るために
は自己消弧素子のスイッチング周波数を高くしなければ
ならない、スイッチング周波数を高くすると素子のスイ
ッチング損失が大きくなる。素子の大容量化に伴いスイ
ッチング損失も大きくなるので、スイッチング周波数を
高くするにも限界がある。そのため、正弦波出力電流に
多くの高調波を含むようになる。
一方、インバータ装置を大容量化するにはインバータを
複数台並列接続して多重化することによっても達つせら
れる。例えば、特公昭５９−２０２７０号公報に記載さ
れているように、２台以上のサイリスタ大電流形インバ
ータの出力端を並列接続し。
複数台並列接続して多重化することによっても達つせら
れる。例えば、特公昭５９−２０２７０号公報に記載さ
れているように、２台以上のサイリスタ大電流形インバ
ータの出力端を並列接続し。
各々のインバータの点弧位相をずらして与える方法であ
る。この方法の場合、各電流形インバータの電流は１２
０度幅の方形波電流であるため、スイッチング素子のス
イッチング周波数は多重化の台数によらず一定となる。
る。この方法の場合、各電流形インバータの電流は１２
０度幅の方形波電流であるため、スイッチング素子のス
イッチング周波数は多重化の台数によらず一定となる。
しかし、出力電流は方形波電流が重畳され階段状となる
。このため、出力電流にはやはり多くの高調波を含むこ
とになる。
。このため、出力電流にはやはり多くの高調波を含むこ
とになる。
高調波成分をさらに低減するためにはさらに多くのイン
バータを並列接続しなければならなくなる。
バータを並列接続しなければならなくなる。
また、出力電流が階段状である以上高調波を十分に低減
できない。
できない。
本発明の目的はスイッチング損失と平滑コンデンサの容
量を低減しつつ大容量化を図れる多重化電流形インバー
タ装置を提供することにある。
量を低減しつつ大容量化を図れる多重化電流形インバー
タ装置を提供することにある。
本発明の特徴とするところは自己消弧素子をグレーツ結
線して構成した電流形インバータを複数台並列接続し、
各インバータの自己消弧素子をインバータの出力周波数
の一周期毎に予め定めたパルス幅変調パターンに従って
オンオフ制御すると共に、各インバータの同一相アーム
をオンオフする位相に位相差をもたせるようにしたこと
にある。
線して構成した電流形インバータを複数台並列接続し、
各インバータの自己消弧素子をインバータの出力周波数
の一周期毎に予め定めたパルス幅変調パターンに従って
オンオフ制御すると共に、各インバータの同一相アーム
をオンオフする位相に位相差をもたせるようにしたこと
にある。
１Ｆ−ｊヒ＄４
【発明の実施例〕
第１図に本発明の一実施例を示す、第１図は二重化した
例を示している。
例を示している。
第１図において、インバータＩＮＶＩとインバータＩＮ
Ｖ２はリアクトル３，４を介して並列接続されている。
Ｖ２はリアクトル３，４を介して並列接続されている。
リアクトル３の中間タップはりアクドル２を介して直流
電源１の正側に接続され。
電源１の正側に接続され。
また、リアクトル４の中間タップに直流電源１の負側に
接続している。並列接続されたＩＮＶＩ。
接続している。並列接続されたＩＮＶＩ。
２の交流出力端には負荷５と平滑コンデンサ６〜８が接
続されている。コンデンサ６〜８はインバ−夕ＩＮＶＩ
、ＩＮＶ２のスイッチング時に負荷５のリアクタンス成
分等に貯えられたエネルギーにより発生するサージ電圧
を吸収する。インバータＩＮＶＩ、２は各々グレーツ結
線されたゲートターンオフサイリスタ（以下ＧＴＯと略
す）９〜１４及び１５〜２０で構成されている。ＧＴ０
９〜２０はゲート制御回路２１よりゲート信号Ｕ、□。
続されている。コンデンサ６〜８はインバ−夕ＩＮＶＩ
、ＩＮＶ２のスイッチング時に負荷５のリアクタンス成
分等に貯えられたエネルギーにより発生するサージ電圧
を吸収する。インバータＩＮＶＩ、２は各々グレーツ結
線されたゲートターンオフサイリスタ（以下ＧＴＯと略
す）９〜１４及び１５〜２０で構成されている。ＧＴ０
９〜２０はゲート制御回路２１よりゲート信号Ｕ、□。
Ｖ ＦＯＰ ＷＰｌｅ ｔｒ、、、 ｖ、、、 ＷＩｌ
ｌ９ ｔｙ、、、 ｖｐ＊ｔＷ□＊ Ｕ、ｉｔ Ｖ＋＋
＊ｔ Ｗ□を供給される。
ｌ９ ｔｙ、、、 ｖｐ＊ｔＷ□＊ Ｕ、ｉｔ Ｖ＋＋
＊ｔ Ｗ□を供給される。
第２図にゲート制御回路２１の一例構成を示す。
第２図において、ＰＷＭパターン発生回路２１１は周波
数指令ｆ″で応じた周波数でＰＷＭパターン信号Ｐを発
生し位相差付加回１＄２１３に加える。
数指令ｆ″で応じた周波数でＰＷＭパターン信号Ｐを発
生し位相差付加回１＄２１３に加える。
位相差付加回路２１３にはパターン信号Ｐをノット回路
２１１より反転した反転ＰＷＭパターン信号Ｐも加えら
れる。ＰＷＭパターン信号Ｐは高調波成分が最小となる
ように予め設定される。パターンＰ、Ｐに位相差付加回
路２１３はパターン信号ｐ、ｐ基にづき位相差を有する
パターン信号Ｐ１゜Ｐｚ−Ｐ＞−Ｐａ を出力する。パ
ターン信号Ｐ１番よト信号を構成する位相差付加回路２
１３はパターン信号を１２ア一ム分の４８ＩＩだけ発生
しゲート信号パターン合成回路２１４に加える。ゲート
信号パターン合成回路２１４はインバータＩＮＶＩ用の
″ゲート信号Ｕｖｚ ｙ ＶＰｌｔ Ｗｖｉ＊ Ｕ＋＋
１．ｖｌｌｌ。
２１１より反転した反転ＰＷＭパターン信号Ｐも加えら
れる。ＰＷＭパターン信号Ｐは高調波成分が最小となる
ように予め設定される。パターンＰ、Ｐに位相差付加回
路２１３はパターン信号ｐ、ｐ基にづき位相差を有する
パターン信号Ｐ１゜Ｐｚ−Ｐ＞−Ｐａ を出力する。パ
ターン信号Ｐ１番よト信号を構成する位相差付加回路２
１３はパターン信号を１２ア一ム分の４８ＩＩだけ発生
しゲート信号パターン合成回路２１４に加える。ゲート
信号パターン合成回路２１４はインバータＩＮＶＩ用の
″ゲート信号Ｕｖｚ ｙ ＶＰｌｔ Ｗｖｉ＊ Ｕ＋＋
１．ｖｌｌｌ。
ＷＩｌｌとインバータＩＮＶＺ用のゲート信号Ｕ、。
Ｖ ｖ＊ ｔ ＷＰＩ ｔ Ｕｗｓ ｅ Ｖ＋＋＊ ｙ
ｉｓを作成シ、ソレソれゲート回路２１５，２１６を
経て各インバータＩＮＶＩ、ＩＮＶ２ｉ、：加える。
ｉｓを作成シ、ソレソれゲート回路２１５，２１６を
経て各インバータＩＮＶＩ、ＩＮＶ２ｉ、：加える。
第４図にＰＷＭパターン信号ｐ、、 ｐ、、丁、。
丁、とゲート信号の関係を示す、第４図はインバータ周
波数の２周期Ａ、Ｂを２４等分し、期間１〜２４として
示している１例えば、Ｕ、アームについてみると１期間
ＡにおいてインバータＩＮＶ １にはＰｌとＲ２を加え
、ＸＮＶ２にはＰ、、とびＰｌを加える０期間Ｂにおい
ては逆にＩＮＶＩにＲ３とびＰｌを加え、ＩＮＶ２には
ＰｌとＲ３を加える。
波数の２周期Ａ、Ｂを２４等分し、期間１〜２４として
示している１例えば、Ｕ、アームについてみると１期間
ＡにおいてインバータＩＮＶ １にはＰｌとＲ２を加え
、ＸＮＶ２にはＰ、、とびＰｌを加える０期間Ｂにおい
ては逆にＩＮＶＩにＲ３とびＰｌを加え、ＩＮＶ２には
ＰｌとＲ３を加える。
他（１） ７− ムＶ ｐ −Ｗ ｖ −Ｕ ｍ −Ｖ
ｍ −Ｗ ｙｌにライても。
ｍ −Ｗ ｙｌにライても。
位相は異なるが全く同様の関係になる。
第３図に第４図の関係でゲート信号を発生するためのＰ
ＷＭパターン発生回路２１１、位相差付加回路２１３お
よびパターン合成回路２１４の具体例を示す、ＰＷＭパ
ターン発生回路２１１は周波数指令ｆ″に応じた周波数
で発振する発振器９１、カウンタ９２およびＰＷＭパタ
ーン信号Ｐを記憶しているメモリ９３とで構成される。
ＷＭパターン発生回路２１１、位相差付加回路２１３お
よびパターン合成回路２１４の具体例を示す、ＰＷＭパ
ターン発生回路２１１は周波数指令ｆ″に応じた周波数
で発振する発振器９１、カウンタ９２およびＰＷＭパタ
ーン信号Ｐを記憶しているメモリ９３とで構成される。
また。
位相差付加回路２１３は２４進リングカウンタ９４と４
８個のアンド回路ＡＮＤで構成され、ゲート信号パター
ン合成回路２１４は２台のインバータのアーム数に相当
する１２個のオア回路ＯＲで構成される。インバータ周
波数指令ｆＨに応じて発振器９１より発生するクロック
信号をカウンタ９２でカウントし、カウント値をメモリ
９３と２４進リングカウンタ９４の入力信号とする。カ
ウンタ９２は一定値だけカウントすると零にリセットさ
れる。２４進リングカウンタは分配信号Ｒ１〜Ｒよ、を
出力する。
８個のアンド回路ＡＮＤで構成され、ゲート信号パター
ン合成回路２１４は２台のインバータのアーム数に相当
する１２個のオア回路ＯＲで構成される。インバータ周
波数指令ｆＨに応じて発振器９１より発生するクロック
信号をカウンタ９２でカウントし、カウント値をメモリ
９３と２４進リングカウンタ９４の入力信号とする。カ
ウンタ９２は一定値だけカウントすると零にリセットさ
れる。２４進リングカウンタは分配信号Ｒ１〜Ｒよ、を
出力する。
インバータＩＮＶ１．ＩＮＶ２（７）ＧＴＯ９゜１５に
加えられるゲート信号Ｕ、１．Ｕ、２は次式によって得
られる。
加えられるゲート信号Ｕ、１．Ｕ、２は次式によって得
られる。
ゲート信号Ｕ、１
Ａ期間 Ｕ、１＝Ｐ−Ｒ工＋Ｒｘ ＋ Ｒａ ＋ Ｒ＊
＋ Ｒ＊＋Ｐ−Ｒ。
＋ Ｒ＊＋Ｐ−Ｒ。
＝Ｒ１＋Ｒ３＋Ｒ４＋Ｐ。
Ｂ期間 Ｕ、１＝Ｐ−Ｒ１，＋Ｒ１ｓ＋Ｒ１゜＋Ｐ−Ｒ
，。
，。
＝Ｒ２＋Ｒ，，＋Ｒ，，＋Ｐ。
ゲート信号Ｕｐ１
Ａ期間 Ｕ□＝Ｐ ” Ｒｘ ＋ Ｒ３＋Ｒ４十丁・Ｒ
５＝＝Ｐ、＋Ｒ，＋Ｒ９＋Ｐ１ Ｂ期間 Ｕ□＝Ｐ ” Ｒｌｓ ＋Ｒ１４＋ Ｒｔｓ
＋Ｒｔ＠＋Ｒ１，十Ｐ−Ｒ，。
５＝＝Ｐ、＋Ｒ，＋Ｒ９＋Ｐ１ Ｂ期間 Ｕ□＝Ｐ ” Ｒｌｓ ＋Ｒ１４＋ Ｒｔｓ
＋Ｒｔ＠＋Ｒ１，十Ｐ−Ｒ，。
＝ Ｐ ｚ ＋ Ｒ１ｓ ＋ Ｒｘ ｓ ＋ Ｐ ｘゲ
ート信号ＵＰ１とＵ。の関係を図示すると第５図のよう
になる。パターン信号Ｐ１はパターン信号Ｐ２より−だ
け進み、パターン信号丁、はパターン信号Ｐ２より一遅
れた関係となっている。以下。
ート信号ＵＰ１とＵ。の関係を図示すると第５図のよう
になる。パターン信号Ｐ１はパターン信号Ｐ２より−だ
け進み、パターン信号丁、はパターン信号Ｐ２より一遅
れた関係となっている。以下。
他のアームについても全く同様に第４図関係に従ってゲ
ート信号を得ると、第６図に示す如きゲート信号ＵＦｉ
ｔ ｖｐｔｔ ＷＦＩＩ ｕ、、、 Ｖｗｚ＊ ’ｔＬ
ｔｔｕ、、、ｖ、ｔ ＷＦＩＩ ｕ、、、ｖｗｚｔ ｗ
ａｓが得られる。
ート信号を得ると、第６図に示す如きゲート信号ＵＦｉ
ｔ ｖｐｔｔ ＷＦＩＩ ｕ、、、 Ｖｗｚ＊ ’ｔＬ
ｔｔｕ、、、ｖ、ｔ ＷＦＩＩ ｕ、、、ｖｗｚｔ ｗ
ａｓが得られる。
第６図にはこのようにして得られたゲート信号に従いＧ
ＴＯ９〜２０をスイッチングさせた時のＰＷＭ制御電流
波形ｉ□＃ １ｘｖｐ ｘｘｗと出力電流波形１ｔ１ｗ
ｉｙｔ ＩＷも示しである。第６図に示す期間１．２
の拡大して第７図に示す０期間工の始まる時点をｔｏ、
ゲート信号Ｗ、１がＬｏ％ルベルへ変化し、ゲート信号
Ｕ、１がＨｉｇｈレベルへ変化する時点をｔｌ、信号Ｗ
、１がＨｉｇｈレベルに変化し信号Ｕ、１がＬｏｗレベ
ルへ変化する時点をｔ３とし以下順次ｔ２〜ｔ１゜とす
る、各期間におけるインバーターＮＶＩ、ＩＮＶ２の動
作は第８図のようになる。第８図（ａ）においてはＧＴ
ＯＩＩ。
ＴＯ９〜２０をスイッチングさせた時のＰＷＭ制御電流
波形ｉ□＃ １ｘｖｐ ｘｘｗと出力電流波形１ｔ１ｗ
ｉｙｔ ＩＷも示しである。第６図に示す期間１．２
の拡大して第７図に示す０期間工の始まる時点をｔｏ、
ゲート信号Ｗ、１がＬｏ％ルベルへ変化し、ゲート信号
Ｕ、１がＨｉｇｈレベルへ変化する時点をｔｌ、信号Ｗ
、１がＨｉｇｈレベルに変化し信号Ｕ、１がＬｏｗレベ
ルへ変化する時点をｔ３とし以下順次ｔ２〜ｔ１゜とす
る、各期間におけるインバーターＮＶＩ、ＩＮＶ２の動
作は第８図のようになる。第８図（ａ）においてはＧＴ
ＯＩＩ。
１３．１７．１９がオンしており、電流工、はループｌ
、ループ２を流れる。それぞれのループ１゜２は直流電
流Ｉ４の１／２の電流が流れ、Ｕ相ＰＷＭ制御電流１８
ｖは零である６次に、ＧＴＯ９をオンし、１１をオフす
ると電流工、は第８図（ｂ）に示すようにループ２．ル
ープ３を流れる。この工。
、ループ２を流れる。それぞれのループ１゜２は直流電
流Ｉ４の１／２の電流が流れ、Ｕ相ＰＷＭ制御電流１８
ｖは零である６次に、ＧＴＯ９をオンし、１１をオフす
ると電流工、は第８図（ｂ）に示すようにループ２．ル
ープ３を流れる。この工。
時は、ｉ！ａ□となる。第７図の期間１では以下第８図
（ａ）、（ｂ）の動作を繰り返す０次に期間２に移り、
ｔ６時点でＧＴＯ１５がオンし、１７がオフする。動作
状態は第８図（ｃ）のようになり、Ｕ相ＰＷＭ制御電流
ｉｘｕはループ３とルエ４ −ブ４の電流□が重畳され直流電流Ｉ４に等しい電流と
なる。以下、期間２では第８図（ｂ）。
（ａ）、（ｂ）の動作を繰り返す０次に期間２に移り、
ｔ６時点でＧＴＯ１５がオンし、１７がオフする。動作
状態は第８図（ｃ）のようになり、Ｕ相ＰＷＭ制御電流
ｉｘｕはループ３とルエ４ −ブ４の電流□が重畳され直流電流Ｉ４に等しい電流と
なる。以下、期間２では第８図（ｂ）。
（Ｑ）の動作を繰り返す、インバータの動作周波数の一
周期におけるＰＷＭ制御電流１１１１は第６図に示す如
く階段状の電流となる。各ＧＴ０９〜２０のスイッチン
グ時に発生する過電圧を吸収するために設けているコン
デンサ６〜８はフィルタとしての効果を有する。従って
、ＰＷＭ制御電流ＩＸＨに含まれる高調波電流はコンデ
ンサ６〜８に吸収される。したがって、出力電流ｉｕは
ほぼ正弦波になる。
周期におけるＰＷＭ制御電流１１１１は第６図に示す如
く階段状の電流となる。各ＧＴ０９〜２０のスイッチン
グ時に発生する過電圧を吸収するために設けているコン
デンサ６〜８はフィルタとしての効果を有する。従って
、ＰＷＭ制御電流ＩＸＨに含まれる高調波電流はコンデ
ンサ６〜８に吸収される。したがって、出力電流ｉｕは
ほぼ正弦波になる。
以上のような動作を行い正弦波電流を出力して負荷５に
供給するのであるが、スイッチング周波数を高くしない
とも正弦波にでき、かつ平滑コンデンサ６〜８の容量を
低減できることを第１５図を参照して説明する。
供給するのであるが、スイッチング周波数を高くしない
とも正弦波にでき、かつ平滑コンデンサ６〜８の容量を
低減できることを第１５図を参照して説明する。
第１図の実施例では第６図に示すように簡単のためイン
バータ動作周波数の１周期当たりの各アームのゲート信
号のパルス数を５としている１本発明と先行技術として
掲げた特開昭５８−８９０７３号において、ＰＷＭパタ
ーンのパルス数Ｍを５とした時の各々ＰＷＭ制御電流波
形を第１５図（ａ）。
バータ動作周波数の１周期当たりの各アームのゲート信
号のパルス数を５としている１本発明と先行技術として
掲げた特開昭５８−８９０７３号において、ＰＷＭパタ
ーンのパルス数Ｍを５とした時の各々ＰＷＭ制御電流波
形を第１５図（ａ）。
（ｂ）に示す、第１５図（ａ）、（ｂ）においてＧＴＯ
のスイッチング周波数は等しいが、図から明らかなよう
にＰＷＭ制御電流ｉ工。の波形は第１５図（ａ）に示す
本発明の方がより正弦波に近くなる。第１５図（ｂ）に
示す従来の電流ＩＸＩＩを本発明同程度に正弦波に近づ
けるためには発明者達の実験結果によるとＭ＝９程度に
しなければな−らなかった。実験結果ではＧＴＯのスイ
ッチング周波数がほぼ本発明の２倍となる。このことは
、従来方式で得られる電流波形１ｘｌＪと同程度の波形
を得るには、本発明の場合、各ＧＴＯのスイッチング周
波数を１７２に低減できるということを意味する。さら
に、多重化するインバータの台数がｎの場合には、各Ｇ
ＴＯのスイッチング周波数を１ ／ ｎに低減できる。
のスイッチング周波数は等しいが、図から明らかなよう
にＰＷＭ制御電流ｉ工。の波形は第１５図（ａ）に示す
本発明の方がより正弦波に近くなる。第１５図（ｂ）に
示す従来の電流ＩＸＩＩを本発明同程度に正弦波に近づ
けるためには発明者達の実験結果によるとＭ＝９程度に
しなければな−らなかった。実験結果ではＧＴＯのスイ
ッチング周波数がほぼ本発明の２倍となる。このことは
、従来方式で得られる電流波形１ｘｌＪと同程度の波形
を得るには、本発明の場合、各ＧＴＯのスイッチング周
波数を１７２に低減できるということを意味する。さら
に、多重化するインバータの台数がｎの場合には、各Ｇ
ＴＯのスイッチング周波数を１ ／ ｎに低減できる。
従って、使用する各素子の許容スイッチング周波数は１
／ ｎでよいため、インバータ装置の低コスト化を図
ることができる。
／ ｎでよいため、インバータ装置の低コスト化を図
ることができる。
また、７多重化した場合、各素子がしゃ断すべき直流電
流値は、多重化しない場合の１ ／ ｎでよいため、ス
イッチング時に発生する過電圧を吸収するために設けた
コンデンサ６〜８の容量も１ ／ ｎにできる。
流値は、多重化しない場合の１ ／ ｎでよいため、ス
イッチング時に発生する過電圧を吸収するために設けた
コンデンサ６〜８の容量も１ ／ ｎにできる。
さらに、第１図の実施例によれば第３図に示すように期
間Ａ、Ｂの４πを１周期とした動作を行うため、インバ
ータＩＮＶＩ、２の直流入力電圧は期間Ａ、Ｂの平均値
が等しくなり、直流電源を共通化できる。直流入力電圧
の瞬時値は異なるが、この分りアクドル３，４で吸収す
ることができるので、インバータＩＮＶＩ、２の直流入
力電流をバランスさせることができる。また、リアクト
ル３．４には交番電圧が印加されるため、２が直流リア
クトルであるのに対し交流リアクトルを用いることがで
きる。
間Ａ、Ｂの４πを１周期とした動作を行うため、インバ
ータＩＮＶＩ、２の直流入力電圧は期間Ａ、Ｂの平均値
が等しくなり、直流電源を共通化できる。直流入力電圧
の瞬時値は異なるが、この分りアクドル３，４で吸収す
ることができるので、インバータＩＮＶＩ、２の直流入
力電流をバランスさせることができる。また、リアクト
ル３．４には交番電圧が印加されるため、２が直流リア
クトルであるのに対し交流リアクトルを用いることがで
きる。
第９図に本発明の他の実施例を示す、第９図において第
１図と異なるのは、直流電源１とインバータＩＮＶＩ、
２を接続するりアクドルの構成である。第１図でリアク
トル２は直流電流平滑のための直流リアクトルである。
１図と異なるのは、直流電源１とインバータＩＮＶＩ、
２を接続するりアクドルの構成である。第１図でリアク
トル２は直流電流平滑のための直流リアクトルである。
リアクトル３，４は、ＩＮＶＩと２の直流入力電圧の瞬
時値が異なるので、その差電圧により流れる電流を抑制
し、直流電流を等しくインバータＩＮＶＩ、２へ供給す
る電流バランス用の交流リアクトルである。第９図の実
施例ではりアクドル３，４の代わりに直流リアクトル２
をインバータＩＮＶＩ、２各々に分割して、インバータ
入力の正入力側にリアクトル２゜２２を接続し、負入力
側にリアクトル２３．２４を接続した構成となっている
。
時値が異なるので、その差電圧により流れる電流を抑制
し、直流電流を等しくインバータＩＮＶＩ、２へ供給す
る電流バランス用の交流リアクトルである。第９図の実
施例ではりアクドル３，４の代わりに直流リアクトル２
をインバータＩＮＶＩ、２各々に分割して、インバータ
入力の正入力側にリアクトル２゜２２を接続し、負入力
側にリアクトル２３．２４を接続した構成となっている
。
第１０図に本発明の更に他の実施例を示す。
第１０図はインバータＩＮＶＩと２にそれぞれ直流電源
１と２５を個別に設けた場合の実施例である。
１と２５を個別に設けた場合の実施例である。
第１図、第９図に示す実施例では直流電源１が共通であ
るため、インバータＩＮＶＩとＩＮＶ２の入力電圧ｖ１
及びｖ８を等しくしなければならない、負荷力率を？、
インバータＩＮＶＩの点弧位相を基準としインバータＩ
ＮＶ２の点弧位相がθ遅れている場合、各々のインバー
タの直流入力電圧の平均値ｖ１及びｖ３は次式のように
なる。
るため、インバータＩＮＶＩとＩＮＶ２の入力電圧ｖ１
及びｖ８を等しくしなければならない、負荷力率を？、
インバータＩＮＶＩの点弧位相を基準としインバータＩ
ＮＶ２の点弧位相がθ遅れている場合、各々のインバー
タの直流入力電圧の平均値ｖ１及びｖ３は次式のように
なる。
ただしＶ。：電動機５の誘起電圧
第１０図の実施例では直流電源を１と２５に分割してい
るため、ｖ１≠ｖ３でも、個々の直流電源で電圧を制御
すれば各インバータの電流バランスをとることができる
。
るため、ｖ１≠ｖ３でも、個々の直流電源で電圧を制御
すれば各インバータの電流バランスをとることができる
。
第１１図に第１０図の実施例におけるパターン信号Ｐ１
．■、、Ｐ、、Ｐ２とゲート信号の関係を示す。
．■、、Ｐ、、Ｐ２とゲート信号の関係を示す。
パターン信号Ｐ１はＰ２より−だけ進み、パターン信号
下、は７２より−だけ遅れた関係であるのは第１図と同
様である０例えば、Ｕ、相で、第３図の期間５，６及び
期間１３，１４のパターンが第１１図の場合、インバー
ターＮＶＩと２で入れ替えている。他アームについても
同様の入れ替えを施すと、期間Ａ及びＢでは全く同一の
分配を行えばよいことになる。第３図の期間Ａ、Ｂの４
πを動作１周期としていたのに対して第１１図では各イ
ンバータの直流入力電圧を独立して制御できるので２π
を動作１周期にできる。
下、は７２より−だけ遅れた関係であるのは第１図と同
様である０例えば、Ｕ、相で、第３図の期間５，６及び
期間１３，１４のパターンが第１１図の場合、インバー
ターＮＶＩと２で入れ替えている。他アームについても
同様の入れ替えを施すと、期間Ａ及びＢでは全く同一の
分配を行えばよいことになる。第３図の期間Ａ、Ｂの４
πを動作１周期としていたのに対して第１１図では各イ
ンバータの直流入力電圧を独立して制御できるので２π
を動作１周期にできる。
第１２図に第１１図の関係でゲート信号を発生するため
のＰＷＭパターン発生回路２１１１位相差付加回路２１
３Ａ、パターン合成回路２１４Ａの具体例を示す。
のＰＷＭパターン発生回路２１１１位相差付加回路２１
３Ａ、パターン合成回路２１４Ａの具体例を示す。
第１２図ではインバータ動作周波数の一周期を動作周期
とすればよいため回路２１３Ａは１２進リングカウンタ
９５と２４個のアンド回路ＡＮＤで構成され、回路構成
を非常に簡略化できる。
とすればよいため回路２１３Ａは１２進リングカウンタ
９５と２４個のアンド回路ＡＮＤで構成され、回路構成
を非常に簡略化できる。
第１３図にＵ、アームのゲート信号を示す。インバータ
ＩＮＶ２のゲート信号Ｕ、はＩＮＶＩのゲート信号ＵＰ
１よりも位相がθだけ遅れている。
ＩＮＶ２のゲート信号Ｕ、はＩＮＶＩのゲート信号ＵＰ
１よりも位相がθだけ遅れている。
第１０図の実施例ではインバータＩＮＶＩとＩＮＶ ２
の直流電源を別個に設けているためθ≠０でも運転は可
能である。第１４図は動作２周期分のゲート信号と電流
波形を示しているＰＷＭ制御電流１０゜、ｉ工ｗｅ １
１９１及び出力電流波形１＋＋１ ｘｖｅｉｗとしては
第１図実施例の動作を示した第６図の波形と全く同様の
ものが得られる。第１０図の実施例によると、２台のイ
ンバータのゲート信号に位相差が存在してもよいため、
第１４図に示すように各ゲート信号は全く同一のパター
ンでよい。
の直流電源を別個に設けているためθ≠０でも運転は可
能である。第１４図は動作２周期分のゲート信号と電流
波形を示しているＰＷＭ制御電流１０゜、ｉ工ｗｅ １
１９１及び出力電流波形１＋＋１ ｘｖｅｉｗとしては
第１図実施例の動作を示した第６図の波形と全く同様の
ものが得られる。第１０図の実施例によると、２台のイ
ンバータのゲート信号に位相差が存在してもよいため、
第１４図に示すように各ゲート信号は全く同一のパター
ンでよい。
さらに期間Ａを動作の１周期と考えればよいため。
位相差付加回路２１３Ａの構成を簡略化することが可能
となる。
となる。
以上説明したように本発明によればスイッチング損失と
平滑コンデンサの容量を低減し、正弦波電流を出力する
電流形インバータの大容量化を図れる。
平滑コンデンサの容量を低減し、正弦波電流を出力する
電流形インバータの大容量化を図れる。
なお、以上の実施例ではスイッチング素子としてはＧＴ
Ｏを用いているが、逆耐圧を有する素子ならば使用可能
で、逆耐圧を有しない素子１例えばＭＯ３ＦＩＩ！Ｔ、
バイポーラトランジスタ等を使用する場合にはこれらに
直列ダイオードを接続した複合素子を用いても全く同様
の効果を得ることができる。
Ｏを用いているが、逆耐圧を有する素子ならば使用可能
で、逆耐圧を有しない素子１例えばＭＯ３ＦＩＩ！Ｔ、
バイポーラトランジスタ等を使用する場合にはこれらに
直列ダイオードを接続した複合素子を用いても全く同様
の効果を得ることができる。
また、以上の実施例では、自己消弧素子を用いた電流形
インバータ装置２台の多重化に関するが、３台以上のイ
ンバータ装置の多重化についても全く同様の方法で実現
できる。
インバータ装置２台の多重化に関するが、３台以上のイ
ンバータ装置の多重化についても全く同様の方法で実現
できる。
さらに、平滑コンデンサはスター結線でなくデルタ結線
したものでもよいのは明らかなことである。
したものでもよいのは明らかなことである。
第１図は本発明の一実施例を示す構成図、第２図はゲー
ト制御回路の一例構成図、第３図は第２図の要部詳細図
、第４図はパルス幅変調パターン信号とゲート信号の関
係を示す図、第５図はゲート信号の波形４第６図は動作
説明図の波形図。 第７図は第６図の一部拡大図、第８図は動作説明用の回
路図、第９図、第１０図はそれぞれ本発明の他の実施例
を示す構成図、第１１図は第１０図におけるパルス幅変
調パターン信号とゲート信号の関係を示す図、第１２図
はゲート制御回路の要部詳細の他の一例回路図、第１３
図はゲート信号の波形図、第１４図は第１０図の動作説
明用の波形図、第１５図は本発明の詳細な説明するため
の波形図である。
ト制御回路の一例構成図、第３図は第２図の要部詳細図
、第４図はパルス幅変調パターン信号とゲート信号の関
係を示す図、第５図はゲート信号の波形４第６図は動作
説明図の波形図。 第７図は第６図の一部拡大図、第８図は動作説明用の回
路図、第９図、第１０図はそれぞれ本発明の他の実施例
を示す構成図、第１１図は第１０図におけるパルス幅変
調パターン信号とゲート信号の関係を示す図、第１２図
はゲート制御回路の要部詳細の他の一例回路図、第１３
図はゲート信号の波形図、第１４図は第１０図の動作説
明用の波形図、第１５図は本発明の詳細な説明するため
の波形図である。
Claims (4)
- １．自己消弧素子をグレーツ結線して構成されるインバ
ータを複数台並列接続したインバータ回路と、各インバ
ータの直流入力側に接続される平滑リアクトルと、前記
複数台のインバータの交流出力側に共通に設けられる平
滑コンデンサと、前記各インバータの自己消弧素子をイ
ンバータの出力周波数の一周期毎に予め定めたパルス幅
変調パターンに従つてオンオフ制御するものであつて、
各インバータの同一相アームの自己消弧素子をオンオフ
制御する位相に位相差をもたせてオンオフし各インバー
タから正弦波交流電流を出力させるゲード制御回路とを
具備した多重化電流形インバータ装置。 - ２．特許請求の範囲第１項において、前記平滑リアクト
ルは各インバータの正側入力側と負側入力側に設けられ
ていることを特徴とする多重化電流形インバータ装置。 - ３．特許請求の範囲第１項において、前記各インバータ
はそれぞれ個別に直流電源を有することを特徴とする多
重化電流形インバータ装置。 - ４．特許請求の範囲第１項において、前記ゲート制御回
路は各インバータの同一相アームの自己消弧素子をオン
オフ制御する際の位相の進み遅れを、インバータ出力周
波数の一周期毎にインバータ単位で順次変化させるよう
にしたことを特徴とする多重化電流形インバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097807A JPH0757097B2 (ja) | 1985-05-10 | 1985-05-10 | 多重化電流形インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097807A JPH0757097B2 (ja) | 1985-05-10 | 1985-05-10 | 多重化電流形インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61258676A true JPS61258676A (ja) | 1986-11-17 |
| JPH0757097B2 JPH0757097B2 (ja) | 1995-06-14 |
Family
ID=14202039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60097807A Expired - Lifetime JPH0757097B2 (ja) | 1985-05-10 | 1985-05-10 | 多重化電流形インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0757097B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006050728A (ja) * | 2004-08-03 | 2006-02-16 | Miyaden Co Ltd | 高周波加熱用インバータ装置 |
| JP2011115018A (ja) * | 2009-11-30 | 2011-06-09 | Toshiba Mitsubishi-Electric Industrial System Corp | 自励式無効電力補償装置 |
| JP2011200099A (ja) * | 2009-08-31 | 2011-10-06 | Sanyo Electric Co Ltd | インバータおよびそれを搭載した電力変換装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5686077A (en) * | 1979-12-12 | 1981-07-13 | Fuji Electric Co Ltd | Controlling method for multipled current type inverter |
| JPS59132780A (ja) * | 1982-11-03 | 1984-07-30 | ベ−・ベ−・ツエ−・アクチエンゲゼルシヤフト・ブラウン・ボヴエリ・ウント・コンパニイ | 電力変換装置 |
-
1985
- 1985-05-10 JP JP60097807A patent/JPH0757097B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5686077A (en) * | 1979-12-12 | 1981-07-13 | Fuji Electric Co Ltd | Controlling method for multipled current type inverter |
| JPS59132780A (ja) * | 1982-11-03 | 1984-07-30 | ベ−・ベ−・ツエ−・アクチエンゲゼルシヤフト・ブラウン・ボヴエリ・ウント・コンパニイ | 電力変換装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006050728A (ja) * | 2004-08-03 | 2006-02-16 | Miyaden Co Ltd | 高周波加熱用インバータ装置 |
| JP4497409B2 (ja) * | 2004-08-03 | 2010-07-07 | 株式会社ミヤデン | 高周波加熱用インバータ装置 |
| JP2011200099A (ja) * | 2009-08-31 | 2011-10-06 | Sanyo Electric Co Ltd | インバータおよびそれを搭載した電力変換装置 |
| US8963372B2 (en) | 2009-08-31 | 2015-02-24 | Panasonic Intellectual Property Management Co., Ltd. | Inverter and power converter having inverter mounted therein |
| JP2011115018A (ja) * | 2009-11-30 | 2011-06-09 | Toshiba Mitsubishi-Electric Industrial System Corp | 自励式無効電力補償装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0757097B2 (ja) | 1995-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11456679B2 (en) | Voltage level multiplier module for multilevel power converters | |
| Gnanasambandam et al. | Current-fed multilevel converters: an overview of circuit topologies, modulation techniques, and applications | |
| US6058031A (en) | Five level high power motor drive converter and control system | |
| US10644609B2 (en) | Nestable single cell structure for use in a power conversion system | |
| US4489371A (en) | Synthesized sine-wave static generator | |
| US11011997B2 (en) | Pulse width modulation control for a multilevel converter | |
| EP2779403B1 (en) | Power conversion system and method | |
| US5168437A (en) | Phase displaced, multiple inverter bridge circuits with waveform notching for harmonic elimination | |
| US6728120B1 (en) | Rectifier apparatus for high voltages | |
| US4549258A (en) | Inverter device using gate turn-off thyristors | |
| JP2000228883A (ja) | 電力変換装置 | |
| US3399336A (en) | Inverter circuits with capacitor bridge commutator circuits | |
| JPS61258676A (ja) | 多重化電流形インバ−タ装置 | |
| JP4153719B2 (ja) | 可変速駆動装置 | |
| JP2016178760A (ja) | 電力変換システムで使用するための多重化可能単一セル構造 | |
| JPS62104481A (ja) | 直流電源装置の駆動方式 | |
| Kanaujia et al. | A Reduced Switch Count Hybrid Fifteen-level Inverter for an Open-End Winding Induction Motor (OEWIM) Drive | |
| JPH02164201A (ja) | 電力変換装置 | |
| JP2001061283A (ja) | ３相中性点クランプ式ｐｗｍインバータ装置 | |
| JPS6046778A (ja) | 電力変換装置 | |
| JPS6127989B2 (ja) | ||
| JPS62210804A (ja) | Ｐｗｍコンバ−タの制御方法 | |
| JPH02131370A (ja) | インバータ回路 | |
| US4567554A (en) | Static convertor means | |
| CA2878767C (en) | A nestable single cell structure for use in a power conversion system |