JPS61257017A - 信号振幅変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体集積回路に係り、特に高！ＳＩＫ好適な
半導体回路に関する。

〔発明の背景〕

従来のバッファ回路は、特開昭５７−１１３４８３号に
みられるように出力信号を入力側回路に帰還している、
いわゆるクリップ・フロップ型の回路であった。このた
め動作速度が十分でない、信号の切り変わυにおいて消
費電力が大きいなど高速、低消電力回路としては性能が
不足していた。

〔発明の目的〕

本発明の目的は入力信号などの小振幅の信号を電源電圧
まで高速で、かつ低消費電力にて増幅する回路を提供す
ることにある。

〔発明の概要〕

半導体集積回路への信号にはＴＴＬ　（）ランジスタ・
トランジスタ・ロジック）レベル、！−ＥＣＬ（エミッ
タ・カップル・ロジック）レベルに代表される信号があ
る。いずれの信号も半導体集積回路に供給される電源電
圧より振幅が小さいので、０Ｍ０８回路のような電源電
圧と等しい振幅が要求される回路と接続するには信号振
幅を増幅するバッファ回路が必要である。０Ｍ０８回路
は定常状態では電力消費はないが、この人力バッファ回
路は入力信号レベルが電源電圧より小さいために定常時
においても電力消費をともなう。このためも入力バッフ
ァ回路では消費電力と動作速度との間で最適化が図られ
、動作速度の低下をひきおこしている。

本発明は入力信号レベルが電源電圧よプ低いと急におい
ても定常電流のない入力バッファ回路を見出したことに
ある。本発明の回路は、入力信号レベルが電源電圧より
低いときに生じる定常電流の経路に電流遮断用の素子を
挿入し、これに出力信号または出力信号と逆相の信号を
供給することによって定常電流を遮断することに特徴が
ある。

すなわち、本発明の回路では消費電力の制約がないので
動作速度向上に適した回路設計が可能となシ、低消費電
力で、かつ、高速性能を実現できる。

〔発明の実施例〕

以下、本発明の実施例にもとづき詳細に説明する。

実施例１ 第１図は本発明になるＥＣＬ入力信号を電源電圧まで増
幅する入力バッファ回路を示す。この回路図によって本
発明の構成、動作を説明する。

入力端子１に入力信号の低レベルＶｘＬ（〜−１，４Ｖ
）が印加されたときを考える。このとき端子３の電位は
トランジスタＱ１のベース・エミッタ間電圧ＶＲＮとダ
イオードＤＩの順方向電圧ＶＦによってレベル変化を受
はトランジスタＱ２のベース゛に供給される。トランジ
スタＱ３のベース端子８にはあらかじめ電位が供給され
ておシ、その電位は入力信号の高レベルと低レベルにお
いて端子３に生じる電位の中心点に設定されている。入
力信号が低レベルのときにはトランジスタＱ３が導通し
端子７の電位はダイオードＤ２と抵抗Ｒ２の電位降下に
よる電位（〜−λ５Ｖ）になる。一方端子６０電位はダ
イオードＤ２の電位降下のみで約−〇、　７　Ｖである
。

第１図の右側に上下に示した回路は入力信号の位相が異
なるのみで構成、動作は類似しているので、まず右上の
回路について説明する。

端子６に接続されたＰＭｏ８　Ｍｌｌは導通しないか、
ごくわずかに導通するに過ぎないが、端子７に接続され
たＰＭｏ８　Ｍ１３は導通し、バイポーラトランジスタ
Ｑｌｌが導通するので出力端子１４は電源電圧Ｖ１ｍに
なる。あとで説明するように出力端子２４には接地電位
が発生するのでＰＭｏ　８Ｍ１２　は遮断されＱｌｌへ
の電流供給はなくなる。

この状態では、ＰＭｏ８　Ｍ１４．Ｍ２４．ＮＭＯ８Ｍ
２Ｓ。

Ｍ２Ｓ　　の７リツプ・フロップ回路によって出力端子
１４．２４の電位は保持される。

次に第１図右下の回路について動作を説明する。

ＰＭ０８　Ｍ２１には端子７が接続され導通状態となり
、トランジスタＱ２０のベースに電流が供給され出力端
子２４の電位は接地電位までひき上げられる。このとき
ＰＭｏ８　Ｍ２Ｓは遮断状態にあるＯでＱ２１も遮断さ
れており出力端子２４の電位向上のさまたげとはならな
い。出力端子２４が接地電位になると、ＰＭｏ８　Ｍ２
２が遮断されトランジスタＱ２１への電流供給はなくな
多出力端子２４の電位はすでにのべたように、ＭＯＳ−
ＦＥＴ　Ｍ１４゜Ｍ２Ｓ、Ｍ２４．Ｍ２Ｓ　によって保
持される。

入力信号が低レベルから高レベルに切如換ったときの動
作を説明する。

入力端子の電位が高レベルになると端子３の電位は端子
８の電位より高くなるのでトランジスタＱ２が導通し、
Ｑ３は遮断状態となる。すなわち端子６と７の電位は入
力信号が低レベルのときくくらべ入れかわった状態にな
る。このときＰＭ０８Ｍｌｌ　は導通状態となり、また
ＰＭｏ８　ＭＩＯもすでに説明したように出力端子１４
がＶｌｌ！電位にあるので導通状態である。すなわち入
力信号が低レベルから高レベルに切シ換わるとトランジ
スタＱＩＯのベース端子に電流が供給され出力端子１４
の電位は接地電位まで引き上げられる。出力端子１４の
電位が接地電位になるとＰＭｏ８　ＭＩＯは遮断状態と
なシ、トランジスタＱＩＯへの電流供給はなく唸り、出
力端子１４の電位はＭＯＳ・ＰＥＴ　Ｍ１４．Ｍ２Ｓ、
Ｍ２４．Ｍ２Ｓの７リツプ・フロップ回路によって保持
される。

第１図右下の回路の動作についても同様であるので説明
を省略する。また入力信号が高レベルから低レベルに切
シかわったときも同様である。

以上の説明から明らかなように、第１図右上下に示した
回路は入力信号が切シ換わったときのみ電力を消費する
のみで、定常的な電力消費がな−ので、低消費電力を目
的とする半導体集積回路特にＬＳＩにおいてその効果を
発揮する。

第１図では端子１１，１３．２１．２３から電源電圧端
子への電流経路を設けていないが、その端子の放電の時
定数を小さくするために抵抗もしくはＭＯＳ−ＰＥＴを
接続すればより高速な回路を実現できる。このときの時
定数は入力信号レベルわシにともなう出力端子の切シ換
りまでの時間おくれｔ、１の３倍以上にすると、１．、
の増加を小さく抑えかつ、次の信号切シ換えの準備を高
速におこなえる効果が見出されでいる。このようにする
とトランジスタＱＩＯのエミッタ・ベース耐圧がＶＭＭ
以上であることが要求されることがあるが、このときに
はトランジスタＱＩＯのエミッタと端子１４との間にダ
イオードを挿入すればよいことはいうまでもない。

また、第１図ではバイポーラ・トランジスタＱＩＯ，Ｑ
ｌｌ、Ｑ２０．Ｑ２１を用いたが、これらをすべて、も
しくは一部をＮＭＯ８−ＦＥＴにおきかえることも可能
である。特に、Ｑｌｌ。

Ｑ２１をＮＭＯ８におきかえると、バイポーラ・トラン
ジスタの飽和による端子１３．２３の放電時間の増加現
象がなくなり、前述したひきつづく入力信号の受は入れ
の状態をより高速に整備できる効果がある。さらに第１
図においてＱ１０゜Ｑ２０を削除し、端子１１を直接端
子１４へ、端子２１を端子２４へ接続することも可能で
ある。

このようにすると回路を構成するデバイス数が少なくな
る効果があるが、出力端子１４．２４の負荷駆動能力は
低下する。

第２図は第１図に示した回路の入力端子１に入力信号を
加え、それを低レベル（〜−１，３Ｖ　１から高レベル
（〜−０，８Ｖ　）まで変化させたときの端子６．７，
１４．２４に生じる電位の変化を示している。入力信号
の切り換シから約２１ｓで出力端子の電位が応答してい
ることがわかる。

実施例２ 第３図はＴＴＬ信号レベルを入力とする新たな回路への
適用を示す入カッくツファ回路図である。

第３図の回路図によって動作を説明する。

入力端子３０１に入力信号の低レベル（〜ＯＶ）が印加
されたときを考える。端子３０６にはあらかじめ入力信
号の高レベルの電位が供給されているのでこの入力信号
によりてＮＭＯ８Ｍ２Ｏ３゜Ｍ２Ｏ３は導通し、端子３
０２の電位は入力信号レベルになる。ここで出力端子３
０４．３″１４の電位はそれぞれＶｃｃ、接地電位とす
る。端子３０２が接地電位になるとＰＭＯ８Ｍ２Ｏ３が
導通し、ＮＭＯ８Ｍ２Ｏ３が遮断状態となるので端子３
０３の電位はＶａｃになる。これにともな＾トランジス
タＱ３０１とＮＭＯ８Ｍ３１８が導通し、あとでのべる
ようにＮＭＯ８Ｍ３０ｇとトランジスタＱ３１１は遮断
状態にあるので出力端子３０４，３１４の電位はそれぞ
れＶＣＣ，接地電位になる。端子３１４の電位が接地電
位になるとＮＭＯ８Ｍ２Ｏ３は遮断状態となシ、端子３
０２の電位はＰＭＯ８Ｍ２Ｏ３によって供給される電流
によってひ色土げられ一端子３０３の電位は接地電位と
なる。このためトランジスタＱ３０１とＮＭＯ８Ｍ３１
８は遮断状態となる。しかし出力端子３０４と３１４は
ＭＯＳ・Ｆ’ＥＴ　Ｍ２Ｏ３，Ｍ２Ｏ３，Ｍ３１６．Ｍ
３１７のフリップ・フロップ回路によって保持され、入
力信号の低レベルに対応した出力信号を維持する。

一方ＮＭＯ８Ｍ２Ｏ３は入力信号レベルが低レベルのと
き遮断状態となる。また、このときＮＭＯ８Ｍ３１２は
遮断し、端子３１２はＶｃｃｔ位となシ端子３１３は接
地電位となるのでトランジスタＱ３１１は遮断状態とな
る。上述したようにトランジスタＱ３０１とＮＭＯ８Ｍ
３１８は導通しているので出力端子３０４，３１４の電
位はそれぞれＶａｃｂ接地電位に保持される。

次に入力信号が低レベルから高レベルに切シ換ったとき
を説明する。このときＮＭＯ８Ｍ２Ｏ３が導通し、すで
にトランジスタＱ３０１は遮断状態にあるので出力端子
３０４の電位は接地電位まで低下する。一方ＮＭＯ８Ｍ
３１１は出力端子３０４が高レベルにある間導通してい
るので入力信号が高レベルになるとＮＭＯ８Ｍ３１２も
導通するので端子３１２の電位は接地電位となシトラン
ジスタＱ３１１が導通し出力端子３１４の電位をＶＣＣ
までひき上げる。出力端子３０４，３１４の電位がそれ
ぞれ接地、Ｖｃｃｔ位になるとＮＭＯ８Ｍ２Ｏ３は導通
状態となｐＭ３０２は遮断状態にあるので入力端子から
電流が流れることはない。

入力信号が高レベルから低レベルに切〕かわったときも
同様であるので説明を省略する。

以上の説明から明らかなように第３図の回路では入力信
号レベルが電源電位ｖｃｃより小さいときにも定常電流
を除くことができ、低消費電力でかつ高速の信号振幅の
変換をおこなえる特徴がある。

第３図ではバイポーラ・トランジスタＱ３０１゜Ｑ３１
１を用いているが、これをＮをＭＯＳ−ＦＥＴにおきか
えること、トランジスタＱ３０１゜Ｑ３１１を省いて端
子３０３を端子３０４に直接接続すること、第１図と同
様にＮＭＯ８Ｍ２Ｏ３゜Ｍ３１８のところにバイポーラ
・トランジスタを用いることも可能である。

第４図は第３図に示した回路の入力端子３０１に入力信
号を加え、低レベルＣ〜Ｏｖ）から高レベルＣ〜３Ｖ）
に変化させ、さらに低レベルに戻したと齢の出力端子３
０４，３１４の電位の変化を示した図である。入力信号
レベルが１．５ｖに達してから出力まで約２ｎｓが現在
のデバイスによって実現されることがわかる。

〔発明の効果〕

本発明によれば入力の信号レベルを電源電圧にほぼ等し
い振Ｉｌ［まで高速にかつ、低消費電力にて増幅するこ
とができるので、低消費電力が要求される半導体集積回
路の入力バッファ回路として用いることにより高速性と
低消費電力とを両立させうるので高性能の半導体集積回
路を実現できる。

【図面の簡単な説明】

第１図、第３図は本発明の実施例を示す回路図、第２図
、第４図は第１図、第２図の入出力特性を示す回路中の
端子の電位の時間変化を示す図である。 Ｑｌ〜Ｑ３１１・・・バイポーラ・トランジスタ、Ｍ１
０〜Ｍ３１７・・・ＭＯＳ−ＦＥＴ％Ｄ１・・・ダイオ
−夏　１　図 冨　２　図 第　４　国 時間ｔ　（ｎｓ） 不　３　　図

Claims (1)

1. 【特許請求の範囲】 １、入力信号の高レベルが電源電位の高レベルより低い
   か、低レベルが電源電位の低レベルより高いか、もしく
   は両条件が成立する入力信号をうけて、電源電圧まで信
   号振幅を増幅する回路において、入力信号が高レベルも
   しくは低レベルに固定された状態において生じる電流の
   経路に電流遮断用素子を挿入し、その素子に出力端子の
   信号もしくは出力端子の信号と逆相の信号を供給して電
   流を遮断することを特徴とする信号振幅変換回路。 ２、特許請求の範囲１において入力信号が変化したとき
   には、それに対応した出力信号を出し、電流遮断用素子
   を遮断もしくは導通させる回路を備えることを特徴とす
   る信号振幅変換回路。