JPS61247983A

JPS61247983A - 論理装置

Info

Publication number: JPS61247983A
Application number: JP60088503A
Authority: JP
Inventors: Kunio Uchiyama; 邦男内山; Noboru Yamaguchi; 昇山口; Tadahiko Nishimukai; 西向井　忠彦
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-04-26
Filing date: 1985-04-26
Publication date: 1986-11-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、論理装置のためのテスト回路に係り、特に、
内部タイミング信号発生回路を内蔵するＬＳＩのテスト
をする時に必要となるテスト回路に関する。

〔発明の背景〕

ＬＳＩの集積度向上に供ない、ＬＳＩをテストするため
の満足すべき故障検出率を持ったテストパターンの作成
が困難になってきている。これを解決するためには、論
理設計の段階から、テストパターンの作成が容易になる
様な制約を設け、それに従って、ＬＳＩの内部論理を構
成していくことが必要となる。この手法の代表的なもの
の１つとしては、ブロック、オブ　フオラーンス　アン
。

デザイン　オートメーション　コン７．（Ｐｒｏｃ。

ｏｆ　１４ｔｈ　Ａｎｎ、Ｄｅｓｉｇｎ　Ａｕｔｏｍａ
ｔｉｏｎ　Ｃｏｎｆ、）　１０７７年第４６２〜４６８
頁における“ア、ロジックデザイン　ストラフチャー　
フォー　エルニスアイ　テストビイリイテイ（Ａ　Ｌｏ
ｇｉｃ　ＤｅｓｉｇｎＳｔｒｕｃｔｕｒｅ　Ｆｏｒ　Ｌ
　Ｓ　Ｉ　Ｔｅ５ｔａｂｉｌｉｔｙ）”と題する文献に
述べられているレベル　センシティブ　スキャン　デザ
イン（Ｌｅｖｅｌ　５ｅｎｓｉｔｉｖｅ　５ｃａｎ　Ｄ
ｅｓｉｇｎ（ＬＳＳＤ））手法があげられる。この手法
に、代表される論理的制約としてＬＳＩ内部で用いられ
ている任意のフリップ・フロップに任意のデータをスキ
ャン・インできるように、またフリップ・フロップの値
をスキャン・アウトできるような論理構成にすることが
必要である。更に、各フリップ・フロップに供給される
内部のタイミング信号は、直接ＬＳＩの外部ピンから供
給される必要があった・第１図は、上記手法を用いたＬＳＩの回路例を示す。Ｌ
ＳＩ１００の内部に構成された回路１２０は、入力フリ
ップ・プロップ１１０と出力フリップ・フロップ１３０
に接続されている。回路１２０をテストする際には、先
ず入力フリップ・フロップ１１０にデータをスキャン・
インする。これにより、回路１２０に入力信号群１４０
が送出され、回路１２０で、演算等の処理が行なわれた
後、出力フリップ・フロップ１３０に対して出力信号群
１５０が送出される。この後、出力フリップ・フロップ
１３０に対するデータ取込みタイミング１７０を供給す
る。この最中に入力フリップ・フロップ１１０に対して
、データ取込みタイミング１６０は供給しないため、入
力フリップ・プロップ１１０の値は保持される。出力フ
リップ・フロップ１３０に取込まれたデータは、ＬＳＩ
１００の外部にスキャン・アウトされ期待値と照合し。

これにより、テストが完結する。

このようにしてＬＳＩの内部回路をテストするためには
、内部のフリップ・フロップに供給されるタイミング信
号１６０，１７０が、ＬＳＩの外部から自由にその供給
を制御できる必要がある。

このため、上記ＬＳＳＤ手法では、ＬＳＩ内部で用いら
れるタイミング信号を直接ＬＳＩの外部ピンから個別に
供給できるようにしなければならないという制約事項が
あった。しかし、マイクロプロセッサ等のＬＳＩでは、
これらのタイミング信号が内部で発生されることが普通
であり、上記制約事項を満足することは、困難であった
。

〔発明の目的〕

本発明の目的は、内部にタイミング発生回路を内蔵する
ＬＳＩにおいて、内部回路のテスト時に。

タイミング信号の供給を制御できるテスト回路を該ＬＳ
Ｉ内部に提供することにある。

〔発明の概要〕

本発明において、上記目的を達成するために、ＬＳＩ内
部で発生されたタイミング信号の供給を抑止する回路、
および抑止したタイミング信号のうち任意の信号を供給
できる様にする回路を設けることにより、ＬＳＩの内部
回路のテスト時に。

被テスト回路の出力側フリップ・フロップのデータ取込
みタイミングだけを選択的に供給できる様にした。

〔発明の実施例〕

以下、本発明の実施例を図面により説明する。

第２図は、本発明のテスト回路を内蔵したＬＳＩの例で
ある。このＬＳＩ２００は、タイミング発生回路（ＴＧ
）３７０を内蔵し、２相の重複しなイタイミング信号（
Ｔ１．Ｔ２）６３０，６４０を常に供給している。第３
図に、Ｔｌ、Ｔ２のタイミング・チャートとこのＬＳＩ
の動作サイクルの関係を示す、このＬＳＩ２００には、
テスト用の外部入力信号として、少なくともテスト・モ
ード指示入力（ＴＥＳＴ）５００とクロック・アドバン
ス指示入力（ＡＤＶ）６５０を持ツ、ＴＥＳＴ信号５０
０は、ＬＳＩ２００の内部回路をテストする時にアサー
ト（肯定）状態にしておく。一方。

ＡＤＶ信号６５０は、テスト時に、被テスト回路の出力
状態を出力ラッチに取込む時のタイミングを供給する時
に、アサートする。フリップ・フロップ２１０，２２０
は、ＴＥＳＴ信号５００の状態を内部のタイミングに同
期化して取り込むためのＤタイプフリップ・フロップで
ある。フリップ・フロップ２１０，２２０には、それぞ
れＴｌ。

Ｔ２のタイミング信号が供給され、内部的には、Ｔ２の
立上がりに同期した信号（ＴＥＳＴＩ）５１０が作られ
る。ＴＥＳＴ２信号５２０は、ＴＥＳＴＩ信号５１０を
遅らせて、Ｔ１の立上がりで切換る信号にしたもので、
フリップ・フロップ２３０はこのためのディレィ用フリ
ップ・フロップであり、Ｔ１のタイミング信号が供給さ
れる。

第３図に、外部ＴＥＳＴ信号５００と、内部同期化され
たＴＥＳＴＩ、ＴＥＳＴ２信号５１０゜５２０の関係を
示す。

第２図にもどり、フリップ・フロップ２４０゜２５０は
、ＡＤＶ信号６５０の状態を内部のタイミングに同期化
して取込むためのＤタイプ・フリップ・フロップである
。フリップ・フロップ２４０゜２５０には、それぞれＴ
ｌ、Ｔ２のタイミング信号が供給される。フリップ・フ
ロップ２６０゜２７０および、インバータ２８０．ＡＮ
Ｄゲート２９０は、ＡＤＶ信号６５０の内部同期化され
た信号５３０を更に整形し、信号５３０の立上がり時に
だけ１サイクル分アサートされる信号５５０を作る回路
である。フリップ・フロップ２６０゜２７０には、それ
ぞれＴｌ、Ｔ２のタイミング信号が供給され、信号５３
０をこれにより１サイクル遅らせ、その信号を反転させ
た信号と、信号５３０とＡＮＤを取り望みの信号を得て
いる。信号５６０は、信号５５０を遅らせて、Ｔ１の立
上がりで切換る信号にしたもので、フリップ・フロップ
３００はこのためのディレィ用フリップ・フロップであ
り、Ｔ１のタイミング信号が供給される。

フリップ・フロップ３１０，３２０は、クロック・アド
バンスのタイプを保持しておくためのものである。すな
わち、フリップ・プロップ３１０に状態「１」が保持さ
れているならば、クロック・アドバンス時に、第１位相
目のタイミング信号（ＰＴＩ）６６０が１つのパルスだ
けＬＳＩ内部の論理に供給される。また、フリップ・フ
ロップ３２０に状態「１」が保持されていれば、クロッ
ク・アドバンス時に、第２位相目のタイミング信号ＰＴ
２　（６７０）が１つのパルスだけ供給される。逆に、
上記フリップ・プロップに状態「０」が保持されていれ
ば、対応するタイミング信号は。

クロック・アドバンス時に供給されない。

ゲート３３０，３４０，３５０，３６０，３８０゜３９
０が上記制御を実現する。ＮＡＮＤゲート３３０は、内
部タイミングＴ２に同期化され、更に１サイクルに整形
された信号５５０と、フリップ・フロップ３２０の出力
信号５８０とをＮＡＮＤ　して、ＰＴＩ信号６６０用の
アドバンス指示信号（ＡＤＶＩ）５９０を出力する。Ｎ
ＡＮＤゲート３４０も同様にしてＰＴ２信号６７０用の
アドバンス指示信号（ＡＤＶ２）６００を出力する。第
３図に、外部ＡＤＶ信号６５０と、ＡＤｖ１信号５９０
、ＡＤＶ２信号６００の関係を示す。ＡＤＶＩ。

２信号５９０，６００信号が、ネゲート（否定）された
時に、クロック・アドバンス指示となる。

ＮＡＮＤゲート３５０は、ＴＥＳＴＩ信号５１０とＡＤ
Ｖ１信号５９０をＮＡＮＤして、信号６２０を出力する
。この信号６２０とタイミング信号Ｔ１が、ＡＮＤゲー
ト３８０によって、ＡＮＤされ、実際に内部論理のフリ
ップ・フロップで用いられるタイミング信号（ＰＴＩ）
６６０と成る。

ＴＥＳＴＩ信号５１０と、ＡＤＶ１信号５９０の切換わ
リタイミングはＴ２の立上がりであり、１サイクル保持
されるため、信号６２０はタイミング信号６３０の立上
がりパルスを完全に被うことができる。ＮＡＮＤゲート
３６０とＡＮＤゲート３９０も同様にしてタイミング信
号（ＰＴ２）６７０を制御するゲートである。

次に以上のテスト回路を用いてＬＳＩ２００の内部回路
４１０をテストするシーケンスを述べる。

通常動作時ニ４１　’Ｉ’　Ｅ　Ｓ　Ｔ信号５００とＡ
ＤＶ信号６５０はネゲートされている。このため、内部
回路４１０の入力フリップ・フロップ４００、出力フリ
ップ・フロップ４２０に対して、それぞれタイミングＰ
ＴＩ信号６６０、ＰＴ２Ｔ２信号６７０給されている。

内部回路４１０をテストするために、まずＴＥＳＴ信号
５００をアサートすることにより、ＰＴ１信号６６０、
ＰＴ２Ｔ２信号６７０給が抑止される。次にこの状態で
入力フリップ・フロップ４００にデータをスキャン・イ
ンする。スキャン・インの方法としては、チップ中のフ
リップ・フロップをすべて直列に接続して（４００，４
２０又は３１０，３２０を含む）シフトレジスタとし、
シフトクロック（図示せず）により直列的に書込む方法
が考えられる。スキャン・アウトは、その逆にして直列
的に読み出す。

又、チップ中のフリップ・フロップにアドレスを割当て
るランダムスキャン方式等、種々のスキャン方法が適用
できる。また、フリップ・フロップ３１０，３２０には
、クロップ・アドバンスのタイプをスキャン・インする
。この場合には、フリップ・フロップ３２０の状態「０
」を入れ、フリップ・フロップ３１０に状態「１」を入
れる。

この後、ＡＤＶ信号６５０をアサートすることにより、
クロック・アドバンスの指示を行なう。この場合には、
フリップ・フロップ３１０，３２０の状態に従い出力フ
リップ・フロップ４２０のデータ取込みタイミングとな
っているＰＴ２信号６７０が、１パルスだけ供給され、
内部回路４１０の出力結果が、格納される。このクロッ
ク・アドバンスの際、ＰＴＩ信号６６０は供給されない
ために、入力フリップ・プロップ４００内のデータはそ
のまま保持されている。この後、出力フリップ・フロッ
プ４２０内のデータをスキャン・アウトして１期待値と
比較することによりテストが行なわれる。

上記スキャン・インおよびスキャン・アウトの方法は、
前記ＬＳＳＤ手法等の従来良く知られた方法を用いるこ
とで実現される。

本実施例では、２相の非重複なタイミングを用いたＬＳ
Ｉの例を挙げているが、他のタイミング系を用いたもの
に本発明を応用するのは容易である。また、クロック・
アドバンスのタイプを保持するフリップ・フロップをＬ
ＳＩ内部に持たず、外部ピンからその情報を直接入力す
ることも可能である。また、テスト用の外部ピンを他の
信号ビンと共用することも可能である。

〔発明の効果〕

以上説明したように、本発明によれば、内部にタイミン
グ発生回路を持つＬＳＩにおいて、そのタイミング信号
の供給を抑止すること、更に、抑止したタイミング信号
のうち任意の信号を供給できるようにできるので、該Ｌ
ＳＩのテストを容易にできるようにする効果がある。

【図面の簡単な説明】

第１図は従来のＬＳＩの内部回路の構成図、第２図はテ
スト回路を内蔵したＬＳＩの論理構成図、第３図は第２
図における主要信号のタイミング・チャートである。２１０〜２７０，３００〜３２０・・・フリップ・フロ
ップ、２８０・・・インバータ、２９０・・・ＡＮＤゲ
ート、３３０〜３６０・・・ＮＡＮＤゲート、３８０〜
３９０・・・ＡＮＤゲート、３７０・・・タイミング発
生回路、５００・・・テスト・モード指示信号、６３０
〜６４０・・・タイミング信号、６５０・・・クロック
・アドバンス指示信号、６６０〜６７０・・・内部論理
ｆ　１　図

Claims

【特許請求の範囲】１、所望の論理動作を行なう論理回路と、タイミングパルス発生回路と、該論理回路の出力を該タイミングパルス発生回路のパル
スによりラッチするフリップフロップ回路とを有する論
理装置において、第１の信号により、該パルスを該フリツプフロツプへ供
給することを抑止する手段と、第２の信号により、該抑止状態にあるパルスを一時的に
供給する手段とを有することを特徴とする論理装置。２、前記第１、第２の信号は論理装置外部から供給され
ることを特徴とする特許請求の範囲第１項記載の論理装
置。３、前記論理回路は、単一のチップ上に形成されること
を特徴とする特許請求の範囲第１項記載の論理装置。