JPS61246679A

JPS61246679A - デジタル信号間のタイミング関係設定方法

Info

Publication number: JPS61246679A
Application number: JP61043865A
Authority: JP
Inventors: ステイーブン・アール・サツトン; ガード・エイチ・ホーレン
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1985-02-28
Filing date: 1986-02-28
Publication date: 1986-11-01
Also published as: DE3680222D1; EP0196167B1; EP0196167A2; EP0196167A3; US4677620A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、デジタル・ロジック試験装置用のタイミング
関係設定方法、特に、試験信号のタイミング関係を調整
するデータの入力方法に関する。

［従来の技術及び問題点］デジタル回路を試験するには、回路内の多くの点に種々
のデジタル試験信号を加えるのが時として有効である。

この場合、各試験信号は、特定の順序で、且つ、基準ク
ロック・サイクルに対して特定の時間に、その状態が変
化する。従来、時間調整をした試験信号パターンを出力
する信号パターン発生器では、操作者が、数字バター及
びタイミングを入力することにより予めプログラムして
、適切な信号パターン及びタイミングを発生させていた
。被試験デジタル回路の製造業者は、通常、タイミング
図の形式で試験信号タイミング・データを提供している
。したがって、信号パターン発生器をプログラムして試
験信号を再生する前に、操作者は、先ず、図形タイミン
グ・データを数値タイミング・データに変換し、この数
値タイミング赤データをパターン発生器に入力しなけれ
ばならなかった。この変換には時間がかかり、誤りを犯
し易いという問題があった。

したがって、本発明の目的は、信号パターン発生器の動
作をプログラムするのに使用される試験信号のタイミン
グ関係データを入力する新規かつ改良された方法の提供
にある。

［問題点を解決するための手段及び作用］本発明によれ
ば、信号パターン発生器が発生する多くの試験信号のタ
イミング関係を表わすタイミング図は、マイクロプロセ
ッサが制御する陰極線管（ＣＲＴ）の表示スクリーンに
表示される。

操作者は、マイクロプロセッサへのキー人力により、表
示されたタイミング図を再配列し、被試験装置の製造業
者が提供する試験信号タイミング図に合わせることがで
きる。操作者が、表示されたタイミング図を適当に調整
すると、マイクロプロセッサは、このタイミング図に示
された情報に応じて時間調整された試験信号を発生する
ように、信号パターン発生器をプログラムする。

更に、本発明によれば、操作者は、キーボードのインク
リメント（増加）キー及びデクリメント（減少）キーを
選択的に押すことにより、タイミング図の各信号のタイ
ミングを変更できる。尚、これらのキーを選択的に押す
と、基準サイクルに対する信号のタイミングを、進ませ
たり、或いは、遅らせたりすることができる。したがっ
て、操作者は１図形的に表現されたタイミング図データ
を数値データに変換することなく、被試験装置の製造業
者が提供する試験信号タイミング図を再現し、試験信号
タイミングφデータを試験パターン発生器に入力できる
。

［実施例］第２　（ｆｉｌ　２±１本発明を利用する信号パターン
発生器ｌＯのブロック図である。この信号パターン発生
器ｌＯは、１組のデジタル試験信号を発生して、被試験
装置（ＯＵＴ）１２に供給する。デジタル試験信号は、
基準クロック・サイクル内の特定の時点で変化する各試
験信号の各状態に応じて、特定の順序で変化する。

信号パターン発生器ｌＯは、パターン・メモリ１４．１
組のプローブ・ボッド１６、マイクロプロセッサ拳シス
テム１８．表示装置２０及びキーボード２２から構成さ
れている。パターン・メモリ１４であるランダム拳アク
セス・メモリは、データ・ワードを記憶しており、各ワ
ードの各ビットは、ＤＵＴ１２に供給されるデジタル試
験信号の状態を制御する。マイクロプロセッサ・システ
ム１８によりデーターワードをパターン壷メモリ１４に
書き込むが、このシステム１８は、データ線、アドレス
線及び制御線を介して、パターン争メモリ１４の読出し
及び書込み動作を制御する。マイクロプロセッサ・シス
テム１８は１例えば、インテル製８０８８型マイクロプ
ロセツサが好適であり、パスカル言語プログラムが動作
可能なオペレーティング・システムを含んでいる。マイ
クロプロセッサ會システム１８は、一連のメモリ読出し
サイクル期間中にパターン・メモリ１４を適当にアドレ
ス指定することにより、パターン令メモリ１４を制御し
、所望の一連の蓄積データーワードを、データ出力バス
２４を介して、プローブ・ボッド１６へ出力させる。

プローブ・ボッド１６は、並列試験線（チ暑イル）２６
を介して、ＤＵＴ１２に試験信号を転送するが、各チャ
ンネルの信号状態は、プローブ・ボッド１６が受けるパ
ターン拳メモリ１４からのデータの独立したビットの状
態変化に応じて変化する。プローブ・ボッド１６は、各
チャンネル毎にプログラム可能な遅延回路を含んでいる
ので、パターン拳メモリ１４からのデータの対応ビット
の状態変化に応じて変化する任意のチャネル線２６の状
態変化は、調整可能な量だけ遅延できる。

゛各チャンネルの遅延量は、マイクロプロセッサ１８か
ら、データ線２８を介し、各プローブ・ボンド１６に供
給されたタイミング・データによって制御される。

第３図は、第２図に示した複数のプローブ・ボッド１６
の内の一個の実施例を示すブロック図である。各プロー
ブ・ボッドは、ボッド・クロック遅延回路を有し、この
ボッド・クロック遅延回路は、各ステップが５秒の遅延
である２ステツプのタップ付遅延線３０を具えている。

遅延線３０の２つのタップ出力及びクロック信号を、マ
ルチプレクサ（ＭＵＸ）３２の３個の入力端に供給する
。マルチプレクサ３２は、その出力（ボッド争クロック
ＰＣＬＫ）状態が、システム・クロックの任意の基準時
点の５ナノ秒前（−５）、同時点（０）、５ナノ秒後（
＋５）のいずれかにおいて変化するように、その３個の
入力端の一個を出力端に選択的に接続する。マルチプレ
クサ３２のスイッチング状態は、レジスタ３４に蓄積さ
れた２ビツト・データにより制御される。尚、レジスタ
３４は、マイクロプロセッサ拳システム１８からタイミ
ング・データ線２８を介してシフト・レジスタ３６に転
送された直列データにより、予めロードされている。タ
イミング・データの下位ビットは、ボッド内のレジスタ
に蓄積されるデータとなり、一方、タイミング・データ
の上位ビットは、データを受けるレジスタのアドレスで
ある。

これら上位ビットは、デコーダ３８に供給され、このデ
コーダ３８は、レジスタ３４がアドレス指定されていれ
ば、レジスタ３４の書込制御入力端に接続された出力線
を付勢するので、レジスタ３４は、下位ビット・データ
を記憶する。

ボッド・マルチプレクサ３２のＰＣＬＫ出力を、８チヤ
ンネルのタイミング回路に共通に加える。第３図は、遅
延線４０、マルチプレクサ４２、フリップ・フロップ４
４．レジスタ４６及びバッファ４８から成るチャンネル
０のタイミング回路のみを示すが、他のチャンネルのタ
イミング回路もチャンネル０のタイミング回路と略同じ
である。ＰＣＬＫ信号は、各ステップでＰＣＬＫ信号を
１ナノ秒遅延させる１０ステツプのタップ付遅延線４０
の入力端に入力される。遅延線４０の１０個のタップは
、チャンネル０のマルチプレクサ４２の入力端に接続し
ている。マルチプレクサ４２の１１個の入力端は、ＰＣ
ＬＫ信号の任意の時点を基準とし、１ナノ秒のステップ
で−５ナノ秒から＋５ナノ秒までの遅延に対応する。マ
ルチプレクサ４２のチャンネル・クロック出力ＣＣＬＫ
は、Ｄフリップ・フロップ４４のクロック入力端に加え
られる。チャンネル０のマルチプレクサ４２のスイッチ
ング状態は、レジスタ４６に蓄積されたデータにより決
定されるが、このマルチプレクサ４２のスイッチング状
態のロードは、レジスタ３４が、マイクロプロセッサ壷
システム１８からシフト・レジスタ３６を介して転送さ
れたデータによってロードされるのと同様である。

尚、レジスタ４６は、デコーダ３８からの信号によって
付勢される。

パターン・メモリ１４からボッド１６への８本１組のデ
ータ線２４の内の１本の線であるデータ０を、フリップ
・フロップ４４のＤ入力端に接続しているので、チャン
ネル０のマルチプレクサ４２からの信号が、フリップ・
フロップ４４のクロック入力をストローブするとき、デ
ータ０線の状態に一致するようにフリップ・フロップ４
４のＱ出力状態が変化する。バッフ７４８を介してＤＵ
Ｔ１２に供給したＱ出力は、ＤＵＴ１２に供給した試験
線２６の１つである試験信号チャンネル０である。シス
テム・タイミング會サイクルの基準時点が、システム・
クロックＣＬＫの状態変化後１０ナノ秒で変化すると仮
定すれば、ＣＬＫが状態変化した５ナノ秒後に、ＰＣＬ
Ｋが状態を変化するようにマルチプレクサ３２を設定し
く即ち、遅延線３０のＯタップを選択し）、ＰＣＬＫが
状態変化した５ナノ秒にＣＣＬＫ信号が状態を変化する
ようにマルチプレクサ４２を設定（即ち、遅延線４０の
Ｏタップを選択）すると、チャンネルＯの状態をシステ
ム基準時点で変化できる。ボッド・マルチプレクサ４２
及びチャンネル会マルチプレクサ３２のスイッチング位
置を適当に設定することにより、システム基準タイミン
グ点に対するチャンネル０の状態変化の相対タイミング
を、−１０ナノ秒から＋１０ナノ秒まで調整できる。シ
ステム基準時点のｌＯナノ秒前にＣＣＬＫの状態が変化
する−１Ｏナノ秒設定の場合、ＰＣＬＫが５ナノ秒進む
ように、ボッド・マルチプレクサ３２のボッドを設定し
く即ち、−５人力を選択し）、ＣＣＬＫ信号が５ナノ秒
進むように、チャンネル・マルチプレクサ４２を設定（
即ち、−５人力を選択）する。

第４図は、操作者が１つ以上の試験信号チャンネル出力
の相対タイミングを変更する際に、第２図の表示装置２
０に表示されるメニューを示す。

この表示は、領域５０に基準ボッド（ＲＥＦＥＲＥＮＣ
ＥＰＯＤ）番号を示すが、この例では、プローブ・ボッ
ド４Ａが選択されている。領域５２では、基準ボッドの
１つのチャンネルが、基準チャンネルとして選択されて
いる。この例では、ボッド４ＡのチャンネルＯを選択し
ている。領域５４には、基準チャンネルの遅延時間（即
ち、−１０ナノ秒から＋１０ナノ秒の範囲で、ボッド拳
マルチプレクサ３２及びチャンネル・マルチプレクサ４
２の遅延タップが選択した遅延時間の合計Ｉ）を表示す
る。この場合、４Ａのマルチプレクサ３２は、＋５ナノ
秒タップ入力を選択しており、ボッド４Ａのチャンネル
のマルチプレクサ４２は＋１ナノ秒のタップ入力を選択
しているので、チャンネルＯの正味の遅延は６ナノ秒と
なる。基準チャンネル表示領域５６は、システム基準タ
イミング点に対する基準チャンネル・タイミング信号の
状態変化タイミングの図形的表示である。−１０ナノか
ら＋ｌＯｌノナまでの状態変化を表わす相対位置は、領
域５４の遅延時間６ナノ秒に一致する。

領域５８において、タイミングが変更されるプローブφ
ボッド、この場合では３Ａが選択される０選択したボッ
ドのボッド・マルチプレクサ３２の設定（−５，０又は
＋５ナノ秒）であるボルド拳クロックＰＣＬＫのタイミ
ングを領域６０に表示する。領域６２には１選択したボ
ンドの各チャンネルの基準チャンネルに対する相対タイ
ミングを表示するが、これは各チャンネルの関連したボ
ッド・マルチプレサ及びチャンネル・マルチプレクサの
選択したタップの遅延時間の和で決まる。非基準チャン
ネル表示領域６４には、同じ情報を図形的に表示する。

操作者は、第２図のキーボード２２の１組のカーソル（
制御）キーを用いて、カーソル（図示せず）を選択領域
の下に配置することにより、５０．５２．５８．６０及
び６２の任意の領域を選択できる。領域を一度選択する
と、キーボード２２の種々の他のキーを利用してその領
域のデータを変更できる。まず操作者は、領域５ｏを選
択し、キーボードの文字数字キーを利用し１選択するボ
ンドの名称をタイプして、基準ボッドを選択する。そし
て操作者は、領域５２を選択し、キーボードのｒチャン
ネル選択キー」を押して基準チャンネルを選択できる。

なお、このキーを押す毎に、領域５２のチャンネル名称
は増加し、ｒＣＨ７」が表示されているときにこのキー
を押すと。

０チヤンネルに戻る。新たな基準チャンネルを選択する
と、領域５４及び５６の表示が自動的に変更され、基準
チャンネルに関連した現在の遅延時間設定に一致する。

次に操作者は、まずカーソルΦキーを用いて領域５８を
選択し１次に文字数字キーを用いて選択するボッドの名
称をタイプして、任意チャンネルの相対タイミングを変
更できる。カーソル・キーを用いて債城６０を選択し、
キーボード２２の「増加」キー又は「減少」キーを繰返
し押してボンド・クロック設定を−５，０又は＋５ナノ
秒にシフトすることにより、選択したボンドのボッド・
クロック設定を変更できる。領域６２及び６４に示した
遅延時間が自動的に変化して、変更したボッド・クロッ
ク設定に適合する。この場合、ボッド０クロツクが初め
に−５ナノ秒に設定され、チャンネル４のチャンネル・
マルチプレクサが、初めに＋１ナノ秒に設定されている
と、領域６２及び６４の遅延時間は、−４ナノ秒を示す
、領域６０のボッド・クロック時間を＋５ナノ秒に変更
すると、領域６２及び６４に表示されたチャンネル４の
遅延時間は変化し、＋６ナノ秒を示す、ボッド・クロッ
ク遅延が＋１０ナノ秒だけシフトすると、このボンドの
他のすべてのチャンネル用の領域６２及び６４に表示さ
れた遅延時間もまた＋１０ナノ秒だけシフトする。

最後に、操作者は、カーソル・キーを用いて領域６２の
適当な一つを選択し、増加及び減少キーを用いてこの領
域内に示される遅延時間設定を変更することにより、ボ
ンドの各チャンネルのタイミングを設定できる。遅延時
間表示は、増加キーを押す毎に１ナノ秒ずつ増加し、減
少キーを押す毎に１ナノ秒ずつ減少する。領域６４の図
形表示も同時に変化して、領域６２の数字指示と一致す
る。ボッド・クロックを−５ナノ秒に選択すると、この
ポンドのチャンネル遅延時間は、１ナノ秒のステップで
−１θナノ秒から０秒までの範囲となる。ボッド・クロ
ックを０ナノ秒に選択すると、チャンネル遅延時間は、
−５ナノ秒から＋５ナノ秒の範囲となる。更にボッド参
クロックを＋５ナノ秒に設定すると、チャンネル遅延時
間は０から＋１０秒の範囲となる。

選択した基準チャンネルに関連した遅延時間を変更する
と、すべてのボッドの他のすべてのチャンネルに関連し
た遅延時間も同じだけ自動的に変化する。また、領域５
０及び５２を変更して基準チャンネルを変更すると、新
たな基準チャンネルの遅延時間が前の基準チャンネルの
遅延時間と異なる場合、他のすべてのチャンネルの表示
遅延時間も同じだけ変化する。基準チャンネルを利用す
ることにより、操作者は、この基準チャンネルのタイミ
ングを変更して、すべてのチャンネルのタイミングを同
じだけ変化できる。

第２図のパターン・メモリ１４に適当なパターン−デー
タをロードし、すべてのチャンネルの遅延時間を所望値
に調整すると、操作者は、キーボード２２の「開始」キ
ーを押すことにより、信号の発生を開始できる。遅延タ
イミング図に一致するように各ポンドのマルチプレクサ
を設定する適当なデータを、各ボッドのデータ・レジス
タ３４及び４６の！！２８を介して転送する。各マルチ
プレクサを適当に設定すると、マイクロプロセッサは試
験動作を開始する。即ち、一連のパターン・メモリ読出
しサイクルを開始して、パターン・メモリ１４が一連の
選択したデータ０ワードをプローブ・ボッド１６に転送
する。これらプローブ拳ボッド１６は、時間遅延された
試験信号をＤＵＴ１２に供給する。

第１図は、本発明によるヤイクロプロセッサーシステム
１８の動作（ソフトウェア・プログラム）を説明する流
れ図である。第４図のメニューが表示装置２０のスクリ
ーンに現われると、カーソルは領域５０の下になる。カ
ーソルが、現在の基準ボッドを示す領域５０の下にある
か、又は。

現在表示されているボッドを示す領域５８の下にあると
、流れ図のステップ７０はステップ７２に進み、２個の
キーが押されるを待つ、２個のキーが押されるとステッ
プ７４に進み、押されたキーの１個が、カーソルキーで
あるか、又は、開始キーであるかを判断する。カーソル
・キー又は開始キーが押されるとステップ７５に進み、
右移動カーソル−キーが押された場合は、右方向の次の
領域５２にカーソルが移動し、下方向のカーソル−キー
が押された場合は、下方向の次の領域６０にカーソルが
移動する０次いで、プログラムはステップ９，２に進む
。

カーソル会キー又は開始キー以外のキーが押されると、
ステップ７４からステップ７６に進み、キー人力された
新たな２桁のデータを検査して、このデータが有効なボ
ッドの名称であるかを判断する。有効ボッドでなければ
ステップ７８に進んで、エラー〇メツセージを発生し、
プログラムはステップ７２に戻る。キー人力された新た
なボッド名称が有効なボッド名称ならば、プログラムは
ステップ７６からステップ８０に進み、現在選択されて
いる領域５０又は５８に新たな名称を表示する０次に、
プログラムはステップ８２に進む。

領域５０が選択されていると、ステップ８２からステッ
プ８４に進んで領域５４及び５６を更新し、更にステッ
プ８６に進んで新しい基準チャンネルを基に領域６２及
び６４を更新する。領域５８が現在選択されていれば、
プログラムはステップ８２からステップ８８に進んで、
領域６０のボッド・クロック表示を更新する。プログラ
ムは更にステップ９０に進み、領域６２及び６４の表示
を更新して、新たに選択したポンドのチャンネル番タイ
ミングを表示する。ステップ８６又は９０から、プログ
ラムはステップ７２に戻る。

領域５２が選択されて、プログラムがステップ９２に達
していると、ステップ９４に進み、１個のキーが押され
るのを待つ、１個のキーが押されると、プログラムはス
テップ９６に進み、カーソルーキー又は開始キーが押さ
れたかを判断する。

これらキーのいずれかが押されていれば、ステップ９６
からステップ９７に進み、カーソル・キーが押されてい
れば、スクリーン上でカーソルを適当に移動させて、ス
テップ１０８に進む、カーソル・キー又は開始キー以外
のキーが押されていれば、ステップ９６からステップ９
８に進み、選択キーが押されているかを判断する０選択
キーが押されていなければ、ステップ１００に進んでエ
ラ一串メツセージを発生し、ステップ９４に戻り、他の
キーが押されるのを待つ、しかし１選択キーが押されて
いれば、プログラムはステップ９８からステップ１０２
に進み、領域５２においてチャンネル番号を増加させる
と共に、領域５４及び５６に表示された遅延時間を更新
させて、新たな基準チャンネルの現在の遅延時間を表示
する。

プログラムはステップ１０４に進み、新たな基準チャン
ネル及び前の基準チャンネルに関連した遅延時間の差を
基に、領域６２及び６４のタイミング拳データ及び図（
チャート）を変更する。ステップ１０４からステップ９
４に戻る。

領域６０が選択されており、プログラムがステップ１０
６に達すると、ステップ１０８に進み、プログラムは再
び１個のキーが押されるのを待ってステップ１１０に進
む、カーソル・キー又は開始キーが押されていると、ス
テップ１１０によりプログラムはステップ１１１に進み
、スクリーン上でカーソルを適当に移動して、ステップ
１２６に進む、カーソル・キー以外のキーが押されてい
れば、ステップ１１０によりプログラムはステップ１１
２に進み、次に増加キー又は減少キー以外のキーが押さ
れていると、ステップ１１４に進む、ステップ１１４は
エラｍ−メツセージを発生し、プログラム動作をステッ
プ１０８に戻す、増加キー又は減少キーが押されている
と、ステップ１１２によりプログラム動作はステップ１
１６に進む、このステップ１１６において、プログラム
は、選択したボッドの現在のボンド・クロック設定（−
５ナノ秒、０秒又は＋５ナノ秒）が既にその上限又は下
限であるかを検査する。ボッド争クロック設定が既に＋
５ナノ秒で増加キーが押されているか、又は、ボッド・
クロック設定が既に−５ナノ秒で減少キーが押されてい
ると、その設定を変更せず、プログラムはステップ１０
８に戻って、他のキーが押されるのを待つ、ステップ１
１６において、検査結果がノーであれば、プログラムは
ステップ１１Ｂに進み、増加キー又は減少キーのいずれ
が押されているかにより、領域６０に表示されるボッド
・クロック遅延時間を５ナノ秒だけ増加又は減少させる
。そして、ステップ１２０において、プログラムは、９
Ｒ域５８の現在選択されているボッドが、領域５０の基
準ボッドと同じかどうかを判断する。同じでなければ、
ステップ、１２４に進み、新たなボッド・クロック設定
を基にして、領域６２及び６４のチャンネル遅延時間を
適当に更新する。基準チャンネルφボッド・クロックが
変化していると、ステップ１２０によりプログラムはス
テップ１１２に進み、新たな基準遅延時間に応じて領域
５４及び５６の表示を更新する。プログラムはステップ
１２２からステップ１２４に進み、基準チャンネルの変
化に等しい値だけ、すべてのチャンネルの遅延時間を変
更するように領域６２及び６４を更新する。プログラム
はステップ１２４からステップ１０８に戻る。

領域６２が選択されており、プログラムがステップ１２
６に達すると、ステップ１２８に進み。

プログラムは再びキーボードの１個のキーが押されるの
を待つ、１個のキーが押されると、プログラムはステッ
プ１２８からステップ１３０に進む、カーソル−キー又
は開始キーが押されていると、ステップ１３０はプログ
ラム動作をステップ１３１に進め、スクリーン上でカー
ソルを適当に再配置してステップ１４６に進む、カーソ
ル・キー又は開始キー以外のキーが押されていると、ス
テップ１３０によりプログラムはステップ１３２に進み
、増加キー又は減少キー以外のキーが押されているとス
テップ１３４に進む、このステップ１３４でエラー・メ
ツセージを発生し、プログラム動作をステップ１２８に
戻す、増加キー又は減少キーが押されていると、ステッ
プ１３２によりプログラム動作はステップ１３６に進む
。

ステップ１３６において、プログラムは、選択したチャ
ンネル、即ち領域６２のチャンネル・マルチプレクサ設
定（−５ナノ秒から＋５ナノ秒）が既にその上限又は下
限であるかを検査する。チャンネル・マルチプレクサの
設定が既に＋５ナノ秒で増加キーが押されているか、又
は、その設定が既に−５ナノ秒で減少キーが押されてい
ると。

その設定は変化せず、プログラムはステップ１２８に戻
る。そうでなければ、プログラムはステップ１３８に進
み、増加キーが押されていたか、減少キーが押されてい
たかによって、領域６２及び６４に表示されたチャンネ
ル遅延時間が１ナノ秒だけ増加又は減少する０次にステ
ップ１４０において、プログラムは、領域５８の現在選
択されたボッドが領域５０の基準ボッドと同じかを判断
する。同じでなければ、プログラムは、更に表示を変更
することなくステップ１２８に戻る。基準チャンネル遅
延時間が変化したならば、ステップ１４０によりプログ
ラムはステップ１４２に進み、領域５４及び５６に表示
された基準チャンネル遅延時間を変更する。そして、ス
テップ１４４において、領域６２及び６４に表示された
すべてのチャンネルの遅延時間を、新たな基準チャンネ
ル遅延時間を基に調整する。プログラムはステップ１４
４からステップ１２８に戻る。

ステップ７２．９４．１００又は１２８において、最後
に押したキーが開始キーの場合、プログラムはステップ
９２．１０６及び１２６を介してステップ１４６に進む
、ステップ１４６によりプログラムはステップ１４８に
進み、各ボッド・クロック用の領域６０及び各ボッドの
各チャンネル用の領域６２に入力した遅延時間データか
ら、ボッド１６内のすべてのマルチプレクサのスイッチ
ング部分を制御するタイミング・データを決定する。ス
テップ１５０は、信号パターン発生動作を開始させる。

信号発生動作が完了すると、ステップ１５０からステッ
プ１５２に戻り、メニューの他の領域（図示せず）がア
クセスされていればステップ１５４に進み、信号発生器
の他の機能を実行する。これらの他の機能には、パター
ン・メモリにデータをロードすることや、このパターン
・メモリに蓄積されたデータの読出し順序の決定や、シ
ステム・クロック・レートの設定がある。

これらの他の機能は新規ではないので、説明を省略する
。

以上、本発明の好適な実施例について説明したが、本発
明の要旨を逸脱することなく種々の変更及び変形が可能
である０例えば、本発明の図形的タイミング・データ入
力方法は、信号事象の相対タイミングの調整が必要な任
意の装置と共に利用でき、上述の如く信号発生器への利
用のみに限定されるものではない、また、増加キー及び
減少キー以外の他の手段を用いても、操作者は、信号タ
イミング表示を変更できる。この場合、他の実施例では
、操作者がカーソル・キーを操作することにより、領域
６４のチャンネル・タイミング表示の１つの選択した位
置にカーソルを配置してもよい、そして、カーソルを選
択遅延時間（−１０から＋ｌθｌノナまで）の下に配置
すると、選択キーを押して、時間遅延を新たに選択した
遅延時間に変更してもよい、また、基準チャンネル表示
領域及び非基準チャンネル表示領域に表示するタイミン
グ波形は共にシステム基準タイミング点に対する遅延関
係であってもよい。

［発明の効果］上述の如く本発明によれば、操作者は、タイミングφデ
ータの図形的表示を変更して、被試験装置の製造業者が
規定したものでもよい試験信号の同様な図形的表示に一
致させることにより、信号発生器が発生する試験信号に
関連した時間遅延を変更できる０表示を変更するために
は、操作者が数字で遅延時間を入力する必要がなく、操
作者は、適当なチャンネ・ルを選択し、増加キー又は減
少キーを利用して、製造業者の試験信号規格図に遅延時
間が図形的に同じになるまで、表示チャンネル時間遅延
を変化させればよい、これは、信号タイミングを変更す
る操作者に直接、図形的フィードバッグを行なっている
ので、遅延時間の調整が迅速に行なえ、かつ、これら遅
延時間の設定誤りを減らすことができる。

【図面の簡単な説明】

第１図は本発明の詳細な説明する流れ図、第２図は本発
明を利用する信号パターン発生器のブロック図、第３図
は第２図の一部の詳細なブロック図、第４図は本発明に
よる表示の一例を示す図である。図において、５６基準チャンネル表示領域、６４は非基
準チャンネル表示領域である。

Claims

【特許請求の範囲】

複数チャンネルのデジタル信号間のタイミング関係を設
定する方法において、上記複数チャンネルの１つを基準
チャンネルとして選択し、該基準チャンネルの遅延時間
を波形図として表示スクリーンの基準チャンネル表示領
域に表示し、上記複数チャンネルの遅延時間を波形図と
して表示スクリーンの非基準チャンネル表示領域に表示
し、上記表示スクリーンに表示された波形図の遅延時間
関係を調整し、該調整された波形図の遅延時間関係によ
り上記デジタル信号間のタイミング関係を設定すること
を特徴とするデジタル信号間のタイミング関係設定方法
。