JPS61243495A - 液晶表示装置の表示むら補償方法 - Google Patents
液晶表示装置の表示むら補償方法Info
- Publication number
- JPS61243495A JPS61243495A JP8476885A JP8476885A JPS61243495A JP S61243495 A JPS61243495 A JP S61243495A JP 8476885 A JP8476885 A JP 8476885A JP 8476885 A JP8476885 A JP 8476885A JP S61243495 A JPS61243495 A JP S61243495A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- signal
- display unevenness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マトリクス状に配列された液晶上ｐからな
る液晶表示装置の表示むらを補償する液晶表示装置の表
示むら補償方法に関する。
る液晶表示装置の表示むらを補償する液晶表示装置の表
示むら補償方法に関する。
一般に、マトリクス状に配列された液晶セルからなる液
晶表示装置は、複数の信号電極ラインとしてのＸ電極ラ
インと複数の走査電極フィンとしてのＸ電極ラインとが
接触しないように直交して設けられ、各Ｘ電極ラインと
各Ｘ電極ラインとの各交差点に複数個の薄膜トランジス
タ（以下ＴＰＴという）が設けられ、かつ各ＴＰＴのソ
ースおよびゲートが前記各交差点を形成するＸ電極ライ
ンおよびＸ電極ラインにそれぞれ接続されて形成された
一方の基板である下部電極基板と、前記各ＴＰＴの透明
共通電極層が設けられた他方の基板である上部電極基板
と、前記各ＴＰＴのドレインと前記共通電極層との間に
設けられてマトリクス状に配列されて前記両基板に挾持
された複数個の液晶セルとによシ構成され、映像信号を
所定のサンプリングクロックによシサンプリングしてホ
ールドし。
晶表示装置は、複数の信号電極ラインとしてのＸ電極ラ
インと複数の走査電極フィンとしてのＸ電極ラインとが
接触しないように直交して設けられ、各Ｘ電極ラインと
各Ｘ電極ラインとの各交差点に複数個の薄膜トランジス
タ（以下ＴＰＴという）が設けられ、かつ各ＴＰＴのソ
ースおよびゲートが前記各交差点を形成するＸ電極ライ
ンおよびＸ電極ラインにそれぞれ接続されて形成された
一方の基板である下部電極基板と、前記各ＴＰＴの透明
共通電極層が設けられた他方の基板である上部電極基板
と、前記各ＴＰＴのドレインと前記共通電極層との間に
設けられてマトリクス状に配列されて前記両基板に挾持
された複数個の液晶セルとによシ構成され、映像信号を
所定のサンプリングクロックによシサンプリングしてホ
ールドし。
連続するｌ水平走査分の映像信号を各Ｙ電極ラインの数
の並列の映像信号に変換して水平同期信号に同期して出
力するサンプルホールド部と、水平同期信号に同期して
各Ｘ電極ラインに順次に走査パルスを出力して各Ｘ電極
ラインにゲートが接続された各ＴＰＴをオン状態にする
シフトレジスタとからなる駆動回路により前記した液晶
表示装置が駆動されるようになっている。
の並列の映像信号に変換して水平同期信号に同期して出
力するサンプルホールド部と、水平同期信号に同期して
各Ｘ電極ラインに順次に走査パルスを出力して各Ｘ電極
ラインにゲートが接続された各ＴＰＴをオン状態にする
シフトレジスタとからなる駆動回路により前記した液晶
表示装置が駆動されるようになっている。
なお、各液晶セルに並列に記憶用コンデンサがそれぞれ
設けられ、オン状態のＴＰＴを介して前記サンプルホー
ルド部から出力される並列映像信号によシ各コンデンサ
に表示用電圧が充電され、各Ｘ電極ラインごとの各液晶
セルに各コンデンサの表示用電圧が印加されて前記各液
晶セルが駆動される。
設けられ、オン状態のＴＰＴを介して前記サンプルホー
ルド部から出力される並列映像信号によシ各コンデンサ
に表示用電圧が充電され、各Ｘ電極ラインごとの各液晶
セルに各コンデンサの表示用電圧が印加されて前記各液
晶セルが駆動される。
゛ ところが、この種の液晶表示装置では、前記
した各Ｙ電極ラインおよび各Ｘ電極ラインの抵抗や液晶
表示装置自体のたわみが原因となって液晶表示装置の表
示画面の左、右端部、下端部の輝度が暗くなシ、あるい
は表示画面の中央部と周辺部との輝度が一様にならず、
表示むらが発生するという問題がある。
した各Ｙ電極ラインおよび各Ｘ電極ラインの抵抗や液晶
表示装置自体のたわみが原因となって液晶表示装置の表
示画面の左、右端部、下端部の輝度が暗くなシ、あるい
は表示画面の中央部と周辺部との輝度が一様にならず、
表示むらが発生するという問題がある。
そこで、これらの液晶表示装置における表示むらを補償
する手法として、たとえば特開昭５４−９８５２６号公
報に記載されているように、液晶表示装置に入力すべき
映像信号を、変調手段によシ垂直同期信号または水平同
期信号に同期させて振幅変調することなどが考えられて
いる。
する手法として、たとえば特開昭５４−９８５２６号公
報に記載されているように、液晶表示装置に入力すべき
映像信号を、変調手段によシ垂直同期信号または水平同
期信号に同期させて振幅変調することなどが考えられて
いる。
しかし、前記公報に記載の手法では、液晶表示装置の表
示画面の左、、右端部、下端部などのかなり広い領域の
表示むらを補償することができるが、各液晶セルそれぞ
れの特性のばらつきが原因となって生じる表示画面の任
意の画素の表示むらまで補償することはできず、良質の
画像を得ることが 詮できないという問題がある。
示画面の左、、右端部、下端部などのかなり広い領域の
表示むらを補償することができるが、各液晶セルそれぞ
れの特性のばらつきが原因となって生じる表示画面の任
意の画素の表示むらまで補償することはできず、良質の
画像を得ることが 詮できないという問題がある。
この発明は、前記の点に留意してなされたものであ夛、
複数の信号電極ライン、前記各信号電極ツインに直交し
た複数の走査電極、ライン？よび前記各信号電極ライン
、各走査電極ラインの交差点に設けられてマトリクス状
に配列された複数個の薄膜トランジスタからなる一方の
基板と、前記各薄膜トランジスタ用の共通電極薯が設け
られた他方の基板と、マトリクス状に配列されて前爬両
基板に挾持された複数個の液晶セルとからなる液晶表示
装置の表示むらを補償する液晶表示装置の表示むら補償
方法において、前記表示装置に所定レベルの試験用映像
信号を入力したときの前記各液晶セルの輝度を測定して
表示むらパターンを予め求め、前記表示むらパターンに
もとづき、前記表示装置への入力映像信号のレベｌｖま
たは振幅を制御することを特徴とする液晶表示装置の表
示むら補償方法である。
複数の信号電極ライン、前記各信号電極ツインに直交し
た複数の走査電極、ライン？よび前記各信号電極ライン
、各走査電極ラインの交差点に設けられてマトリクス状
に配列された複数個の薄膜トランジスタからなる一方の
基板と、前記各薄膜トランジスタ用の共通電極薯が設け
られた他方の基板と、マトリクス状に配列されて前爬両
基板に挾持された複数個の液晶セルとからなる液晶表示
装置の表示むらを補償する液晶表示装置の表示むら補償
方法において、前記表示装置に所定レベルの試験用映像
信号を入力したときの前記各液晶セルの輝度を測定して
表示むらパターンを予め求め、前記表示むらパターンに
もとづき、前記表示装置への入力映像信号のレベｌｖま
たは振幅を制御することを特徴とする液晶表示装置の表
示むら補償方法である。
したがって、この発明では、液晶表示装置に所定レベル
の試験用映像信号を入力したときの各液晶セルの輝度が
測定されて液晶表示装置の表示むらパターンが予め求め
られ、予め求められた表示むらパｉ−ンにもとづき、液
晶表示装置に入力すべき映像信号のレベ／Ｉ／または振
幅が制御され、特性のばらつき等によシ他の液晶セルに
比べて輝度 □の低い液晶セルに印加される電圧波
形が補正され、各液晶セルの特性のばらつき、電極ライ
ンの抵抗や装置自体のたわみなどが原因となって生じる
表示むらが補償される。
の試験用映像信号を入力したときの各液晶セルの輝度が
測定されて液晶表示装置の表示むらパターンが予め求め
られ、予め求められた表示むらパｉ−ンにもとづき、液
晶表示装置に入力すべき映像信号のレベ／Ｉ／または振
幅が制御され、特性のばらつき等によシ他の液晶セルに
比べて輝度 □の低い液晶セルに印加される電圧波
形が補正され、各液晶セルの特性のばらつき、電極ライ
ンの抵抗や装置自体のたわみなどが原因となって生じる
表示むらが補償される。
つぎに、この発明を、その実施例を示した図面 □
とともに詳細に説明する。
とともに詳細に説明する。
まず、ｌ実施例を示した第１図ないし第３図について説
明する。
明する。
いま、液晶表示装置およびその駆動回路の構成は前記し
た構成と同様であるものとし、補体装置の概略を示す第
１図において、（１）は映像信号入力端子、（２）は同
期信号入力端子、（３）は対象とする液晶表示装置（図
示せず）の予め求められた表示むらパターンにもとづく
映像信号の補正信号を入力端子（２］からの同期信号に
同期して出力する補正信号出力回路、（４）は反転入力
端子←）が入力抵抗（５Ｂ）。
た構成と同様であるものとし、補体装置の概略を示す第
１図において、（１）は映像信号入力端子、（２）は同
期信号入力端子、（３）は対象とする液晶表示装置（図
示せず）の予め求められた表示むらパターンにもとづく
映像信号の補正信号を入力端子（２］からの同期信号に
同期して出力する補正信号出力回路、（４）は反転入力
端子←）が入力抵抗（５Ｂ）。
（５ｂ）をそれぞれ介して入力端子（１）、出力回路（
３）の出力端子に接続され非反転入力端子（＋）が接地
された演算増幅器（以下オペアンプという）であシ、反
転入力端子←）、出力端子間に設けられた帰還抵抗（５
Ｃ）とともに加算回路（６）を構成し、加算回路（６）
によシ入力端子（１）からの映像信号に出力回路（３）
からの補正信号が加算され、出力端子（７）を介して前
記液晶表示装置の駆動回路を構成するサンプルホールド
部に加算回路（６）からの出力信号が入力される。
３）の出力端子に接続され非反転入力端子（＋）が接地
された演算増幅器（以下オペアンプという）であシ、反
転入力端子←）、出力端子間に設けられた帰還抵抗（５
Ｃ）とともに加算回路（６）を構成し、加算回路（６）
によシ入力端子（１）からの映像信号に出力回路（３）
からの補正信号が加算され、出力端子（７）を介して前
記液晶表示装置の駆動回路を構成するサンプルホールド
部に加算回路（６）からの出力信号が入力される。
このとき、前記した表示むらパターンが各液晶表示装置
ごとに異なるため、各液晶表示装置ごとに表示むらパタ
ーンを予め求めておく。
ごとに異なるため、各液晶表示装置ごとに表示むらパタ
ーンを予め求めておく。
すなわち、第２図に示すように、液晶表示装置（ＬＣＤ
）に所定レベルたとえば白レベルの試験用映像信号を入
力し、表示装置（ＬＣＤ）の前方所定距離に輝度計（８
）を設置し、タイミング回路（９）からのタイミング信
号に応じて輝度計（８）を表示装置（ＬＣＤ）の表示画
面の図中の１点鎖線矢印に示す水平方向への走査を繰シ
返し、表示装置（ＬＣＤ）の各Ｘ電極ラインの各液晶セ
ルの輝度を輝度計（８）によシ測定し、輝度計（８）か
らの輝度信号をＡ／Ｄ変換器Ｑ（Ｉによシ変換し、肩度
計（８）の走査用の前記タイミング信号に同期してＡ／
Ｄ変換器ａＯからの各Ｘ電極ラインの各液晶セルごとの
デジタル信号をＲＡＭαυの所定のアドレスに順次記憶
させ、表示装置（ＬＣＤ ）の全液晶セルの２次元的な
輝度データからなる表示むらパターンをＲＡＭ Ｑηに
記憶させる。
）に所定レベルたとえば白レベルの試験用映像信号を入
力し、表示装置（ＬＣＤ）の前方所定距離に輝度計（８
）を設置し、タイミング回路（９）からのタイミング信
号に応じて輝度計（８）を表示装置（ＬＣＤ）の表示画
面の図中の１点鎖線矢印に示す水平方向への走査を繰シ
返し、表示装置（ＬＣＤ）の各Ｘ電極ラインの各液晶セ
ルの輝度を輝度計（８）によシ測定し、輝度計（８）か
らの輝度信号をＡ／Ｄ変換器Ｑ（Ｉによシ変換し、肩度
計（８）の走査用の前記タイミング信号に同期してＡ／
Ｄ変換器ａＯからの各Ｘ電極ラインの各液晶セルごとの
デジタル信号をＲＡＭαυの所定のアドレスに順次記憶
させ、表示装置（ＬＣＤ ）の全液晶セルの２次元的な
輝度データからなる表示むらパターンをＲＡＭ Ｑηに
記憶させる。
そして、第３図に示すように、補正信号出力回路（３）
を、水平同期信号入力端子（２ａ）を介した水平同期信
号に同期したクロック信号を発生するＰＬＬ回路（２）
と、垂直同期信号入力端子（２ｂ）を介したクリア端子
への垂直同期信号ごとにクリアされクロック端子への前
記クロック信号によｐ ＲＡＭＱＩ）のアドレスデータ
を順次送出するアドレスカウンタ（至）と、カウンタ（
至）からのアドレスデータによるアドレスに記憶された
ＲＡＭσηのメモリデータを順次Ｄ／Ａ変換して加算回
路（６）に補正信号として出力するＤ／Ａ変換器α４と
Ｋよ多構成することにより、ｌフィールドごとにＲＡＭ
Ｑηの全メモリデータが順次Ｄ／Ａ変換された補正信
号が加算回路（６）によシ１フィールドごとの映像信号
に順次に加算されて表示装置（ＬＣＤ）の駆動回路のサ
ンプルホールド部に入力される。
を、水平同期信号入力端子（２ａ）を介した水平同期信
号に同期したクロック信号を発生するＰＬＬ回路（２）
と、垂直同期信号入力端子（２ｂ）を介したクリア端子
への垂直同期信号ごとにクリアされクロック端子への前
記クロック信号によｐ ＲＡＭＱＩ）のアドレスデータ
を順次送出するアドレスカウンタ（至）と、カウンタ（
至）からのアドレスデータによるアドレスに記憶された
ＲＡＭσηのメモリデータを順次Ｄ／Ａ変換して加算回
路（６）に補正信号として出力するＤ／Ａ変換器α４と
Ｋよ多構成することにより、ｌフィールドごとにＲＡＭ
Ｑηの全メモリデータが順次Ｄ／Ａ変換された補正信
号が加算回路（６）によシ１フィールドごとの映像信号
に順次に加算されて表示装置（ＬＣＤ）の駆動回路のサ
ンプルホールド部に入力される。
したがって、前記したように映像信号にＲＡＭ（ｌυの
メモリデータにもとづく補正信号を加算して表示装置（
ＬＣＤ ）に入力することによシ、表示装置（ＬＣＤ
）の各液晶セルにそれぞれ印加される電圧波形が各セル
の輝度のばらつきに応じて補正され、表示装置（ＬＣＤ
）に表示される画像の表示むらが補償される。
メモリデータにもとづく補正信号を加算して表示装置（
ＬＣＤ ）に入力することによシ、表示装置（ＬＣＤ
）の各液晶セルにそれぞれ印加される電圧波形が各セル
の輝度のばらつきに応じて補正され、表示装置（ＬＣＤ
）に表示される画像の表示むらが補償される。
このとき、各液晶セルの輝度のばらつきが、液晶セル自
体の特性のばらつきに起因するものであっても、Ｘ電極
ライン、Ｙ電極ラインの抵抗や液晶表示装置のたわみに
起因するものであっても、これらに関係なく各液晶セル
に印加される電圧波形が補正される。
体の特性のばらつきに起因するものであっても、Ｘ電極
ライン、Ｙ電極ラインの抵抗や液晶表示装置のたわみに
起因するものであっても、これらに関係なく各液晶セル
に印加される電圧波形が補正される。
なお、前記した補償装置のオペアンプ（４）の反転入力
端子←）に抵抗（５ｂ）を介してＤ／Ａ変換器α→から
の補正信号を入力して映像信号に加算する代わシに、第
４図に示すように、オペアンプ（４）の非反転入力端子
（＋）に直接Ｄ／Ａ変換変換器α量力端子α→を接続し
、オペアンプ（４）のオフセットレベＡ／ 全前記補正
信号に応じて変えるようにしても、この発明を同様に実
施することができる。
端子←）に抵抗（５ｂ）を介してＤ／Ａ変換器α→から
の補正信号を入力して映像信号に加算する代わシに、第
４図に示すように、オペアンプ（４）の非反転入力端子
（＋）に直接Ｄ／Ａ変換変換器α量力端子α→を接続し
、オペアンプ（４）のオフセットレベＡ／ 全前記補正
信号に応じて変えるようにしても、この発明を同様に実
施することができる。
以上のように、この発明の液晶表示装置の表示むら補償
方法によると、予め求められＲＡＭαυに記憶された表
示むらパターンにもとづき、液晶表示装置（ＬＣＤ）へ
の入力映像信号のレベルまたは振幅が制御され、各液晶
セルに印加される電圧波形が補正されるため、各液晶セ
ル自体の特性のばらつきだけでなく、前記Ｘ電極ライン
、Ｙ電極ラインの抵抗や表示装置（ＬＣＤ ）のたわみ
などにより生じる表示むらを補償することができ、良質
の画像を得ることができ、その効果は非常に顕著である
。
方法によると、予め求められＲＡＭαυに記憶された表
示むらパターンにもとづき、液晶表示装置（ＬＣＤ）へ
の入力映像信号のレベルまたは振幅が制御され、各液晶
セルに印加される電圧波形が補正されるため、各液晶セ
ル自体の特性のばらつきだけでなく、前記Ｘ電極ライン
、Ｙ電極ラインの抵抗や表示装置（ＬＣＤ ）のたわみ
などにより生じる表示むらを補償することができ、良質
の画像を得ることができ、その効果は非常に顕著である
。
図面は、この発明の液晶表示装置の表示むら補償方法の
実施例を示し、第１図ないし第３図は１実施例を示し、
第１図はブロック図、第２図は表示むらパターンの導出
時の動作説明図、第３図は詳細なブロック図、第４図は
他の実施例の一部の結線図である。 （１）・・・映像信号入力端子、（２Ｂ）、（２ｂ）・
・・水平、垂直同期信号入力端子、（３）・・・補正信
号出力回路、（６）・・・加算回路、（ＬＣＤ ）・・
・液晶表示装置、（８）・・・輝度計、αη・・・ＲＡ
Ｍ０
実施例を示し、第１図ないし第３図は１実施例を示し、
第１図はブロック図、第２図は表示むらパターンの導出
時の動作説明図、第３図は詳細なブロック図、第４図は
他の実施例の一部の結線図である。 （１）・・・映像信号入力端子、（２Ｂ）、（２ｂ）・
・・水平、垂直同期信号入力端子、（３）・・・補正信
号出力回路、（６）・・・加算回路、（ＬＣＤ ）・・
・液晶表示装置、（８）・・・輝度計、αη・・・ＲＡ
Ｍ０
Claims (1)
- （１）複数の信号電極ライン、前記各信号電極ラインに
直交した複数の走査電極ラインおよび前記各信号電極ラ
イン、各走査電極ラインの交差点に設けられてマトリク
ス状に配列された複数個の薄膜トランジスタからなる一
方の基板と、前記各薄膜トランジスタ用の共通電極層が
設けられた他方の基板と、マトリクス状に配列されて前
記両基板に挾持された複数個の液晶セルとからなる液晶
表示装置の表示むらを補償する液晶表示装置の表示むら
補償方法において、前記表示装置に所定レベルの試験用
映像信号を入力したときの前記各液晶セルの輝度を測定
して表示むらパターンを予め求め、前記表示むらパター
ンにもとづき、前記表示装置への入力映像信号のレベル
または振幅を制御することを特徴とする液晶表示装置の
表示むら補償方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8476885A JPS61243495A (ja) | 1985-04-20 | 1985-04-20 | 液晶表示装置の表示むら補償方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8476885A JPS61243495A (ja) | 1985-04-20 | 1985-04-20 | 液晶表示装置の表示むら補償方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61243495A true JPS61243495A (ja) | 1986-10-29 |
Family
ID=13839859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8476885A Pending JPS61243495A (ja) | 1985-04-20 | 1985-04-20 | 液晶表示装置の表示むら補償方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61243495A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63148781A (ja) * | 1986-12-12 | 1988-06-21 | Nec Corp | 液晶表示装置 |
| JPS63199323A (ja) * | 1987-02-16 | 1988-08-17 | Matsushita Electric Ind Co Ltd | 映像信号補正回路 |
| US5359342A (en) * | 1989-06-15 | 1994-10-25 | Matsushita Electric Industrial Co., Ltd. | Video signal compensation apparatus |
| US5838396A (en) * | 1994-12-14 | 1998-11-17 | Matsushita Electric Industrial Co., Ltd. | Projection type image display apparatus with circuit for correcting luminance nonuniformity |
| US6288756B1 (en) | 1996-11-01 | 2001-09-11 | Matsushita Electric Industrial Co., Ltd. | Luminance correction circuit and video display monitor thereof |
| US6549183B1 (en) | 1994-03-24 | 2003-04-15 | Semiconductor Energy Laboratory Co., Ltd. | System for correcting display device method for correcting the same and method of manufacturing the system |
| JP2007114733A (ja) * | 2005-10-17 | 2007-05-10 | Lg Philips Lcd Co Ltd | 平板表示装置及びその画質制御方法 |
| WO2012133890A1 (ja) * | 2011-04-01 | 2012-10-04 | シャープ株式会社 | 表示パネルのムラ補正方法、補正システム |
| WO2015092952A1 (ja) * | 2013-12-20 | 2015-06-25 | パナソニックＩｐマネジメント株式会社 | 表示むら補正装置、表示装置、表示むら補正方法および表示装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137194A (ja) * | 1984-12-10 | 1986-06-24 | キヤノン株式会社 | 液晶表示パネルの補正駆動方法 |
-
1985
- 1985-04-20 JP JP8476885A patent/JPS61243495A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61137194A (ja) * | 1984-12-10 | 1986-06-24 | キヤノン株式会社 | 液晶表示パネルの補正駆動方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63148781A (ja) * | 1986-12-12 | 1988-06-21 | Nec Corp | 液晶表示装置 |
| JPS63199323A (ja) * | 1987-02-16 | 1988-08-17 | Matsushita Electric Ind Co Ltd | 映像信号補正回路 |
| US5359342A (en) * | 1989-06-15 | 1994-10-25 | Matsushita Electric Industrial Co., Ltd. | Video signal compensation apparatus |
| US6549183B1 (en) | 1994-03-24 | 2003-04-15 | Semiconductor Energy Laboratory Co., Ltd. | System for correcting display device method for correcting the same and method of manufacturing the system |
| US5838396A (en) * | 1994-12-14 | 1998-11-17 | Matsushita Electric Industrial Co., Ltd. | Projection type image display apparatus with circuit for correcting luminance nonuniformity |
| US6288756B1 (en) | 1996-11-01 | 2001-09-11 | Matsushita Electric Industrial Co., Ltd. | Luminance correction circuit and video display monitor thereof |
| JP2007114733A (ja) * | 2005-10-17 | 2007-05-10 | Lg Philips Lcd Co Ltd | 平板表示装置及びその画質制御方法 |
| WO2012133890A1 (ja) * | 2011-04-01 | 2012-10-04 | シャープ株式会社 | 表示パネルのムラ補正方法、補正システム |
| US9183811B2 (en) | 2011-04-01 | 2015-11-10 | Sharp Kabushiki Kaisha | Method of correcting unevenness of display panel and correction system |
| WO2015092952A1 (ja) * | 2013-12-20 | 2015-06-25 | パナソニックＩｐマネジメント株式会社 | 表示むら補正装置、表示装置、表示むら補正方法および表示装置の製造方法 |
| JPWO2015092952A1 (ja) * | 2013-12-20 | 2017-03-16 | パナソニックＩｐマネジメント株式会社 | 表示むら補正装置、表示装置、表示むら補正方法および表示装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4779085A (en) | Matrix display panel having alternating scan pulses generated within one frame scan period | |
| EP0382567B1 (en) | Liquid crystal display device and driving method therefor | |
| US5841410A (en) | Active matrix liquid crystal display and method of driving the same | |
| JP3869464B2 (ja) | アクティブマトリックス液晶表示装置及びこのような装置の駆動方法 | |
| JP3199978B2 (ja) | 液晶表示装置 | |
| US4455576A (en) | Picture display device | |
| EP0181598A2 (en) | Display apparatus and driving method therefor | |
| JPS61243495A (ja) | 液晶表示装置の表示むら補償方法 | |
| JP3271192B2 (ja) | 水平走査回路 | |
| JPS61137194A (ja) | 液晶表示パネルの補正駆動方法 | |
| CN115798430B (zh) | 显示装置及其驱动方法 | |
| JPS599069B2 (ja) | 多重マトリクス液晶パネルの駆動方法 | |
| JPH0766251B2 (ja) | 液晶表示装置 | |
| JPH0431371B2 (ja) | ||
| JPH06308454A (ja) | 液晶表示装置 | |
| JPH0458036B2 (ja) | ||
| JP2001312255A (ja) | 表示装置 | |
| JP3612912B2 (ja) | 表示装置及びガンマ補正方法 | |
| KR20060125223A (ko) | 표시 장치, 표시 장치의 구동 장치 및 집적 회로 | |
| JPH02157814A (ja) | 液晶表示装置 | |
| KR20010023722A (ko) | 다른 비디오 표준들로부터의 비디오 신호들을디스플레이하도록 적합된 매트릭스 디스플레이 장치 | |
| JP2718835B2 (ja) | 液晶表示装置 | |
| JPH10186325A (ja) | 液晶パネル | |
| KR100300396B1 (ko) | 액정표시장치의지연보상구동방법 | |
| JP3097724B2 (ja) | 液晶表示素子 |