JPS61242442A - 直流再生回路 - Google Patents

直流再生回路

Info

Publication number
JPS61242442A
JPS61242442A JP8472985A JP8472985A JPS61242442A JP S61242442 A JPS61242442 A JP S61242442A JP 8472985 A JP8472985 A JP 8472985A JP 8472985 A JP8472985 A JP 8472985A JP S61242442 A JPS61242442 A JP S61242442A
Authority
JP
Japan
Prior art keywords
voltage
comparator
signal
low
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8472985A
Other languages
English (en)
Inventor
Shozo Anzai
安斎 正三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8472985A priority Critical patent/JPS61242442A/ja
Publication of JPS61242442A publication Critical patent/JPS61242442A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、直流再生回路に関し、更に詳しくはディジ
タル信号がその伝送路特性により受ける信号歪みを除去
する直流再生回路に関するものである。
〔従来の技術〕
第4図は例えば「データ伝送」 (ラティス■発行)に
示された従来の直流再生回路である。1は直流成分が除
去された信号が入力される入力端子、2は上記入力信号
に対する入力抵抗Raと、直流及び低周波数成分を保証
する帰還電圧に対する入力抵抗Rbとの抵抗加算により
、直流成分を再生する加算回路、3は上記加算回路2で
直流成分が再生された信号を所定のスレッシヨード電圧
にて、2値のディジタル信号に変換するスライサ部、4
は直流成分が再生されたディジタル信号の出力端子、5
は上記ディジタル信号を平滑化して直流成分及び低周波
数成分を検出し、上記加算回路2の入力抵抗Rbに正帰
還する低域通過フィルタである。
次に動作について説明する。
入力端子1に加えられる直流成分の除去された信号波形
は第5図(8)に示すように、正及び負電位方向にエン
ベロープ変動を伴った信号波形を示している。図中、V
iは入力信号で、この入力信号Viは基準電位E1に対
して正及び負電位方向に変動し、またVleはこの入力
信号Viのエンベ、 ロープを示す。この入力信号Vt
は加算回路2の入力抵抗Raを介して後述する上記入力
信号のエンベロープ変動を抑えるための帰還電圧と加算
された後スライサ部3に入力される。スライサ部3の入
力信号波形を同図(C1に示す。この入力信号波形は、
スレッシヨード電圧E2にて、2値のディジタル信号に
判別される。このディジタル出力信号を同図(d)に示
す。一方、このディジタル出力信号は正の伏!c4E3
及び負の状態E4を示し、また低域通過フィルタ5にて
平滑化され、これにより直流及び低周波数成分が作り出
される。この信号成分は、上記加算回路2の入力抵抗R
bを介して上記入力信号Viに対して直流成分を補償す
る。
この低域通過フィルタ5の出力電圧波形VEを同図山)
に示す。この出力電圧波形■Eは上記入力信号エンベロ
ープViaとは逆位相の信号変化を示し、これらが加算
回路2にて加算されることにより工・ンベロープ変動が
取り除かれるとともに、直流成分が再生される。また入
力抵抗Ra、Rbは上記信号間の加算比率が所定の比率
になるように設定される。
ところで上記入力信号Viはその伝送路特有の問題とし
て信号欠落、即ちドロップアウトを発生する場合がある
0図中、時間T1はそのドロップアウトの発生期間を示
すものである。ドロップアウトが発生した場合、スライ
サ部3においてはスレッシヨード電圧E2より正あるい
は負のいずれか一方の電圧値にて信号判別される。例え
ば、正電圧が入力されたとすると、スライサ部3の出力
信号波形は正電位E3を出力し、低域通過フィルタ5に
て平滑され、同図に示すような正電位を出力する。従っ
て、スライサ部3においてはスレッシヨード電圧E2に
対して正電位が入力されるためその出力信号は正電位E
3を出力する。これら一連の正帰還ループにおいて、上
記スライサ部3の入力電圧はスレッシヨード電圧E2か
ら正電位方向に徐々に移動する0時間Tl後に、このド
ロップアウトが終り、再び入力信号Viが入力されると
、スライサ部3のスレッシヨード電圧E2を越える負の
電位が入力されることにより、再び出力信号は負電位E
4を示し始めるが、上記入力信号Viがスレッシヨード
電位E2を越えるまでの時間T2の期間は低域通過フィ
ルタ5の出力電圧VEはさらに正の高電位側に移動する
。上記スレッシヨード電圧E2を越える入力信号が入力
されると、スライサ部3の出力信号は負電位E4を示し
、入力信号Vtの上記スレッシヨード電圧E2を越える
時間の頻度に応じて低域通過フィルタ5の出力電圧VB
はしだいに正電位の低下を始め、時間T 3 t&に正
常な直流成分及び低周波数成分の検出を開始する。
このように、この従来の直流再生回路は、直流成分が除
去された入力信号Viの正及び負電位への状態持続時間
を平滑化した電圧VBを作り出し、その電圧を入力信号
Viに加算し、直流成分及び低周波数成分を有するディ
ジタル信号を再生するように構成されているので、入力
信号Viにドロップアウトが発生すると、直流成分及び
低周波数成分を有する帰還電圧VEが必要以上の電圧値
となり、ドロップアウトが終了し、再び入力信号V1が
入力されても上記帰還電圧VBを越える信号電圧が入力
されないと直流再生回路動作が正常に行なえないもので
ある。
〔発明が解決しようとする問題点〕
従来の直流再生回路は以上のように構成されているため
、ドロップアウト等の信号欠落が発生すると、スライサ
部の入力に正帰還される、帰還電圧が必要以上の電圧値
となり、再び入力された入力信号振幅がこの帰還電圧を
越えるまでは正常な直流再生回路の動作が行なわれない
という問題点があり、そのためスライサ部から出力され
る直流成分の再生されたディジタル出力信号はドロップ
アウト発生時間以上にわたって正しいディジタル出力信
号が得られないという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ドロップアウト発生後、再び入力信号が復帰
した場合にドロップアウト発生期間以上にわたって発生
する誤りデータを減少できる直流再生回路を得ることを
目的とする。
〔問題点を解決するための手段〕
この発明は、直流再生回路において、入力信号を所望の
スレフシヨード電圧にて2値のディジタル信号に変換す
る比較器と、この比較器の出力信号を平滑化する低域通
過フィルタと、この低域通過フィルタの出力電圧を上記
比較器のスレッシヨード電圧用入力端子に正帰還すると
ともに、上記低域通過フィルタの出力電圧を検出し、所
定の電圧値を越えたとき、その出力電圧値を減少する振
幅制限器とを備えたものである。
〔作用〕
この発明における直流再生回路では、ドロップアウトの
発生により低域通過フィルタの出力電圧が所定の電圧値
以上になると、振幅制限器により上記出力電圧が減少さ
れ、これにより比較器に正帰還されるスレッシヨード電
圧値は低電圧値となる。そのため、ドロップアウトが終
了し、再び入力信号が入力されたときの上記出力電圧の
振幅値が上記スレッシヨード電圧を容易に越えることが
できるので、上記入力信号が入力されると同時に直流再
生回路の動作が開始され、その結果比較器から出力され
る直流成分の再生されたディジタル出力信号は、ドロッ
プアウト発生後入力信号に復帰した後に発生する誤りデ
ータが減少されたものとなる。
〔実施例〕
以下、本発明の実施例を図について説明する。
第1図は本発明の一実施例による直流再生回路を示し、
図において、3は直流成分の除去されたエンベロープ変
動を伴う入力信号が入力される非反転入力端子3aと、
上記エンベロープ変動と同位相で変化する帰還電圧が入
力される反転入力端子3bとを有し、上記帰還電圧をス
レッシヨード電圧として上記入力信号を2値のディジタ
ル信号に変換する比較器、5は反転増幅器5aと、この
反転増幅器5aの反転入力端子と出力端子との間に並列
に接続された帰還インピーダンスであるコンデンサC及
び抵抗R2と、反転入力端子の入力抵抗R1とにより構
成された低域通過フィルタであり、これは上記比較器3
のディジタル出力信号を平滑化する。6は振幅制限器で
あり、これは低域通過フィルタ5の出力電圧を抵抗R3
を介して上記比較器3の反転入力端子3bに正帰還して
直流成分の補償を行なうとともに、低域通過フィルタ5
の出力電圧が所定の電圧値を越えたとき、トランジスタ
Ql又はQ2を導通状態にして抵抗R3から上記比較器
30反転入力端子3bへの帰還電圧値を減少する。
次に動作について説明する。
入力端子1に直流成分の除去された入力信号が加えられ
るが、該信号の波形は正及び負電位方向にエンベロープ
変動を伴った信号波形を示しており、第2図(a)はこ
の入力信号波形を示す。図中、入力信号はViで、その
エンベロープはVieで示されており、この入力信号V
iは基準電圧Elに対して正及び負電位方向に移動する
。この入力信号■1は比較器3の非反転入力端子3aに
入力され、反転入力端子3bには後述する、入力信号の
エンベロープ変動を抑えるための帰還電圧が入力され、
上記入力信号viはこの比較器3により、帰還電圧をス
レッシヨード電圧として2値のディジタル信号に変換さ
れる。このディジタル出力信号波形は同図(C)に示さ
れ、2値の出力信号は各々電圧値E3及びE4を示す、
このディジタル出力信号は出力端子4から出力されると
ともに、低域通過フィルタ5に入力される。低域通過フ
ィルタ5では入力された上記ディジタル出力信号を平滑
化するとともに出力信号位相を反転して出力する。
この低域通過フィルタ5の伝達特性Avは(ω;角速度
) で表わされ、通過帯域での伝達利得は概ねR2/R1で
表わされるので、この抵抗比を任意に設定することによ
り、低域通過フィルタ5の出力電圧値を調整できる。ま
た反転増@aSaの非反転入力端子には比較器3の2値
の出力電圧値E3.E’4の平均電圧E5が入力され、
オフセット電圧の発生を防いでいる。低域通過フィルタ
5の出力電圧は、上記比較器3に入力された入力信号の
エンベロープ変動とは同位相の信号変化をするので、振
幅制限器6の抵抗R3を介して反転入力端子3bに正帰
還されると入力信号Viに対してスレ。
ショート電圧となり、そのため入力信号Viは一2値の
ディジタル信号に変換され、上記比較器3.の出力端子
4に直流成分の再生されたディジタル信号が得られる。
振幅制限器6の帰還電圧波形vEは第2図(b)に示さ
れており、上記比較器3の反転入力端子3bの入力イン
ピーダンスは非常に高いため、トランジスタQl、Q2
が非導通状態の時には低域通過フィルタ5の出力電圧は
ほとんど損失なく上記比較器3の反転入力端子3bに加
えられる。また、この反転入力端子3bに加えられる帰
還電圧VEの調整は、入力信号viとの加算比率が所定
の比率になるように、低域通過フィルタ5の伝達利得(
R2/R1)を調整して行なわれる。
以上の動作説明はドロップアウトが発生しない場合であ
り、次に本発明の目的であるドロップアウト発生時の動
作について説明する。第2図(alの時間T1はドロッ
プアウト発生期間を示すもので、比較器3においては、
入力信号Viに対して反転入力端子3bの帰還電圧VB
により正及び負のいずれか一方の電圧値に信号判別され
る0例えば、正電圧が入力されると、比較器3の出力信
号は電位E3を出力し、低域通過フィルタ5に入力する
低域通過フィルタ5はこの出力信号を平滑化するととも
に、入力位相と逆位相の出力電圧、即ち負電位を出力し
、振幅制限器6を介して比較器3の反転入力端子3bに
正帰還する。ドロップアウトがさらに続くことにより、
低域通過フィルタ5の出力電圧は徐々に負電位方向に移
動するが、所定の検出電圧値−vO以下に達するとトラ
ンジスタQ2のベース・エミッタ間の電位が式(1)を
満足するため、トランジスタQ2のコレクタ・エミッタ
間が導通し、その抵抗値を低下し、比較器3の反転入力
端子3bへの帰還電圧値VEを低下する。
+vth<±V O・(R5/R4+R5) ・(1)
ここでvthはベース・エミッタ間の順方向導通電圧、
  十符号はNPNトランジスタQl、  −符号はP
 NPトランジスタQ2に対応する。R4゜R5はベー
スに接続された抵抗を示す。
第2図(blに上記トランジスタの動作時間Toを示 
′す。次にドロップアウトが時間T1だけ発生した後、
再び入力信号Viが復帰すると、比較器3の反転入力端
子3bに加えられている低電圧値の帰還電圧VBを入力
信号Viは容易に越えることができるため、比較器3の
出力電圧は電位E4を出力し、低域通過フィルタ5の出
力電圧は元の基準電圧Oに近づき、時間T3後には元の
正常な直流再生回路の動作が行なわれる。
また、上記ドロップアウト発生時に上記比較器3の出力
電圧が電位E4を出力した場合は、上記振幅制限器6に
おいては、検出電圧+VoによりトランジスタQ1のコ
レクタ・エミッタ間を導通し、比較器3の反転入力端子
3bへの帰還電圧値を低下し、再び入力される入力78
号Viがこの帰還電圧を容易に越えることができ、直流
再生回路の動作が速やかに復帰される。
このように本実施例では、入力信号のドロップアウト等
の信号欠落が発生し、比較器への正帰還電圧が必要以上
に高圧になるのを防止でき、そのため再び入力信号が入
力されると直ちに直流再生動作が行なわれ、誤りデータ
を減少できる。
なお、上記実施例では振幅制限器6にトランジスタQl
、Q2を設けたものを示したが、第3図に示すように、
2個のダイオードDi、D2を設け、それぞれの正及び
負電位に対する順方向のスレッシラード電圧を用いて、
検出電圧±Voを設定し、比較器3の反転入力端子3b
に加えられる帰還電圧値が、上記ダイオードDI、D2
のスレッシ日−ド電圧±vO以上にならないようにする
ことにより、上記実施例と同様の効果を奏する。
〔発明の効果〕
以上のように、この発明に係る直流再生回路によれば、
低域通過フィルタの出力信号を比較器のスレッシヨード
電圧入力端子に正帰還する経路に振幅側Ri器を設けた
ので、ドロップアウト発生時における上記スレッシヨー
ド電圧が異常に高くなることを防止でき、これによりド
ロップアウト終了後に直流再生回路動作が復帰するまで
の時間を短縮でき、その分ディジタル出力信号の誤りデ
ータを減少することができる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例による直流再生回路の回路
図、第2図はその動作を説明するための信号波形図、第
3図はこの発明の他の実施例の振幅制限器の回路図、第
4図は従来の直流再生回路のブロック図、第5図はその
信号波形図である。 図において、3は比較器、3bはスレッシラード電圧入
力端子、4は出力端子、5は低域通過フィルタ、6は振
幅制限器である。 なお図中、同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)入力信号を所望のスレッショード電圧により2値
    のディジタル信号に変換する比較器と、この比較器の出
    力信号を平滑化する低域通過フィルタと、この低域通過
    フィルタの出力電圧を上記比較器のスレッショード電圧
    入力端子に正帰還するとともに、上記出力電圧が所定の
    電圧値を越えたときその出力電圧値を減少する振幅制限
    器とを備え、上記比較器の出力端子から出力信号を取り
    出すようにしたことを特徴とする直流再生回路。
JP8472985A 1985-04-19 1985-04-19 直流再生回路 Pending JPS61242442A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8472985A JPS61242442A (ja) 1985-04-19 1985-04-19 直流再生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8472985A JPS61242442A (ja) 1985-04-19 1985-04-19 直流再生回路

Publications (1)

Publication Number Publication Date
JPS61242442A true JPS61242442A (ja) 1986-10-28

Family

ID=13838775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8472985A Pending JPS61242442A (ja) 1985-04-19 1985-04-19 直流再生回路

Country Status (1)

Country Link
JP (1) JPS61242442A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265408A (ja) * 1988-08-31 1990-03-06 Sony Corp 波形整形回路
US5548570A (en) * 1994-11-30 1996-08-20 Sharp Kabushiki Kaisha Optical reproducing circuit having, a binarized signal pulse compensation circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265408A (ja) * 1988-08-31 1990-03-06 Sony Corp 波形整形回路
US5548570A (en) * 1994-11-30 1996-08-20 Sharp Kabushiki Kaisha Optical reproducing circuit having, a binarized signal pulse compensation circuit

Similar Documents

Publication Publication Date Title
JP5157959B2 (ja) D級増幅器
EP0611059B1 (en) A system for DC restoration of serially transmitted binary signals
US5844439A (en) DC restoration circuit for multi-level transmission signals
US2762873A (en) Transistor bias circuit with stabilization
US4636709A (en) Regulated DC power supply
WO2019016280A1 (en) CIRCUIT AND METHOD FOR DRIVING AN AUDIO AMPLIFIER
JPS61242442A (ja) 直流再生回路
US3624558A (en) Delta modulation encoder having double integration
JPH0532948B2 (ja)
JPH0124444B2 (ja)
JPS58213522A (ja) 三角波発生器
GB2246038A (en) Pulse generators
JP2006020177A (ja) 三角波生成回路
EP0166489A1 (en) Data signal correction circuit
JPS6110312A (ja) 信号変換回路
KR100224285B1 (ko) 신호 조절 장치
US10673390B2 (en) Clamped output amplifier
JP5157960B2 (ja) D級増幅器
JPS59149416A (ja) 波形整形回路
JPH0544205B2 (ja)
JPS5997287A (ja) 信号サンプリング方式
US5185569A (en) Peak value detecting circuit
JPH0410810A (ja) Fm変調器
JP2739953B2 (ja) ビデオ信号クランプ装置
JPH10200829A (ja) インターフェース回路