JPS6123672B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電界効果型半導体装置、特にシヨツト
キパリアゲート型の電解効果型トランジスタ
（FET）の製造方法に関する。

シヨツトキパリアゲート型FETは高周波動作
に好適な装置であつて、実際上は、半絶縁性
GaAs基板上に導電チヤネル（能動層）を構成す
る薄いｎ型GaAs層を設け、このｎ型GaAs層表面
にシヨツトキ接触するゲート電極とこれを挟んで
オーミツク接触するソース及びドレイン電極とを
設けた構成とするのが一般的である。ソース、ド
レイン電極用のオーミツク接触金属としては通常
金−ゲルマニウム合金（Au―Ge）が用いられ、
熱処理による合金化を行なつてオーミツクコンタ
クトを形成して、ソース、ドレイン電極とする。
かかるFETは容器内に装着後、ソース、ドレイ
ン、ゲートの各電極と容器に設けた外部導出リー
ドとの間がAu線或いはAl線によつて線続され、
気密封止されて完成される。

ところが、このような製造工程を採つた場合、
Au線或いはAl線をソース、ドレイン電極に接続
するときに接続不良や引張り強度不十分なものが
多発する欠点が生じる これはオーミツク接触金属であるAu―Ge中の
Geに原因があり、表面にAu層を蒸着等により形
成しておいても、オーミツクコンタクトを得るた
めの熱処理工程においてGeが表面まで移動して
リード接の接着強度が低下することが多い。

以上の問題は、Au―Ge合金に限らず、オーミ
ツク接触用合金全般で大かれ少なかれ遭遇する問
題である。また、これら合金はオーミツク接触を
形成するのに十分な比較的薄い層を真空蒸着等に
より形成するのが簡便であり、能動領域での微細
パターニングのためにもその被着厚みは小さなも
のとすることが望ましい。一方、リード引出し部
分においては、ソース及びドレイン電極は寄生抵
抗低減のため厚いことが望ましい。

それ故、上述のリード線接着不良の防止や寄生
抵抗低減の目的で、オーミツク接触用金属層をパ
ターニングした後オーミツクコンタクト形成の熱
処理を施してソース、ドレイン電極を形成し、か
かる後これら電極表面にメツキによりAu等の層
を設けることが有効になる。従来、このようなメ
ツキを行なうためには全面に導電層を形成した後
所定パターンのレジスト層を被着形成してメツキ
のマスクとし、この導電層へ通電して選択的にメ
ツキを施した後、導電層をエツチング除去すると
いう煩雑な工程を採つている。

本発明の目的は、上記の如きソース及びドレイ
ンへのメツキ工程を簡略化することにある。

より具体的には、本発明は、メツキ後にエツチ
ング除去することが必要な導電層を用いることな
く、ソース、ドレイン電極パターンを考慮するだ
けでメツキを簡単に行なう方法を提供せんとする
ものである。

本発明の電界効果型半導体装置の製造方法は、
半絶縁性乃至絶縁性基板上に能動層とする島状の
半導体層を形成し、該半導体層表面にシヨツトキ
接触するゲート電極とオーミツク接触するソース
及びドレイン電極とを、該ソース及びドレイン電
極が前記ゲート電極を介して互いに分離されて前
記基板上へ延在するように形成し、該ソース及び
ドレイン電極上にはメツキを施すべき領域を露出
し他の領域を覆うマスクを形成した後、前記ソー
ス及びドレイン電極のいずれか一方に通電し他方
へは該一方の電極から前記半導体層を介して電流
を供給することによりメツキを行ない、前記ソー
ス及びドレイン電極の前記メツキを施すべき領域
にメツキ層を不被着形成することを特徴とするも
のであり、以下これを実施例により詳細に説明す
る。

第１図ａ〜ｅは本発明実施例のGaAsシヨツト
キバリアゲート型FETの製造工程を説明するた
めの基板断面図である。第１図ａは通常の方法に
より、Cr或いはFe等をドープした半絶縁性乃至
絶縁性GaAs基板１上のｎ型GaAsエビタキシヤル
層２をメサエツチングし、このｎ型GaAs層２の
両端にソース、ドレイン電極用のAu―Ge層３、
４を被着形成した状態を示す。ｎ型GaAs層は能
動層となるもので、例えば10¹⁷cm^-3程度のキヤリ
ヤ濃度と0.3μ程度の厚さを有する。常法に従つ
て基板上に多数の素子を一括して製造する場合に
は、各素子のソース及びドレイン電極３，４のい
ずれか一方を共通に接続したパターンとしておく
のがよい。本実施例では、図示しないが、複数の
素子のソース電極３を連続したパターンに形成す
る。

この後、450℃前後の熱処理によつてソース、
ドレイン電極３，４のオーミツクコンタクトを
得、次いで第１図ｂの如く全面にSiO₂の如き絶
縁膜５を気相成長等により被着形成する。その後
第１図ｃの如く、ソース電極３及びドレイン電極
４間のゲートを形成すべき部分の絶縁膜にフオト
エツチングにより窓を開け、Alの如きシヨツト
キ接触金属を被着後、パターニングしてゲート電
極６を形成する。

しかる後、第１図ａの如く、再びフオトエツチ
ングによりソース、ドレイン電極３，４のボンデ
イングパツドとする部分上の絶縁膜５に窓７，８
を開ける。窓７，８はその中にAuの如きメツキ
層を設けるためのものであり、本実施例の如きメ
ツキ型の場合は、ソース、ドレイン電極３，４の
半絶縁性乃至絶縁性基板１の露出部上に延在して
いる部分に設けるのがよい。

次いでメツキにより窓７，８内にAu層を被着
してボンデイングパツドを形成するが、本発明に
よれば、かかるメツキ処理はソース電極３に通電
することによつて達成される。即ち基板１上の多
数の素子はそのソース電極３が共通接続されてお
り、この共通接続パターンの一端をメツキ電源の
負極に接続した状態で基板をメツキ浴中に浸漬
し、メツキを行なう。これによりソース電極３側
の窓７内にAuが析出してメツキ層９が形成され
るが、このときドレイン電極４側にも能動層２を
介してメツキ電流が供給され、窓８内にAuが同
時に析出する。能動層２は0.3μ程度の薄いもの
であるが、メツキに必要な程度の僅かな電流に対
してはその抵抗は問題とならず、ドレン電極４も
ソース電極３とほぼ同電位に保たれ、従つてドレ
イン電極４上にも同様なAuメツキ層１０が形成
される。

このメツキ工程では、順方向バイアスされメツ
キ浴中に露出するゲート電極６の表面にもAuメ
ツキ層が付着すると考えられたが、実際にはAu
の析出は生じなかつた。これは、能動層２とゲー
ト電極６のなすシヨツトキ接合の順方向電圧降下
により、ゲート電極６がソース、ドレイン電極
３，４より低い電位にあるためと考えられる。

しかる後、従来と同様に基板を裁断して個々の
素子に分割した後、各素子を容器内へ装着し、
Au線或いはAl線のワイヤボンデイング等により
ソース、ケート、ドレインの各電極と容器に設置
した外部引出しリードとを接続して、気密封止す
ることにより装置が完成する。

ここで、基板上の多数の素子におけるソース電
極はお互いに接続されているが、これは各素子に
分割するときに分離されるから、フオトエツチン
グにより各ソース電極を分離するような工程は一
切不要であり、単に基板を裁断するだけでソー
ス、ケート、ドレインの各電極が分離された素子
を得ることができる。そしてソース及びドレイン
電極におけるボンデイングパツド部はAuメツキ
層で覆われているためリード線の接着は確実であ
り、一方ゲート電極は例えばAlから成るもので
あつてリード線の接着不良の恐れはない。また、
メツキのマスクに用いた絶縁膜５はそのまま残し
て表面保護膜とすることができる。

上記実施例から明らかな通り、本発明によれば
ソース、ドレイン電極上へのメツキ層形成をより
簡単に行うことができ、リード線接着不良のない
高信頼度のFETを簡単に製造することができ
る。

また、ソース、ドレイン電極上へのメツキ層形
成により局部的に厚みを増すことができるから、
微細パターン部分に支障を来すことなくソース、
ドレイン電極寄生抵抗低減の実用効果を奏するこ
とは勿論である。

尚、上記実施例における絶縁膜の代わりに、メ
ツキのマスクとしてフオトレジストを使用しても
よい。

【図面の簡単な説明】

第１図ａ〜ｅは本発明実施例を説明するための
基板断面図である。 図において、１は半絶縁性乃至絶縁性基板、２
は能動層、３はソース電極、４はドレイン電極、
６はゲート電極、９，１０はAuメツキ層であ
る。

Claims (1)

【特許請求の範囲】
1. １ 半絶縁性乃至絶縁性基板上に能動層とする島
   状の半導体層を形成し、該半導体層表面にシヨツ
   トキ接解するゲート電極とオーミツク接触するソ
   ース及びドレイン電極とを、該ソース及びドレイ
   ン電極が前記ゲート電極を介して互いに分離され
   て前記基板上へ延在するように形成し、該ソース
   及びドレイン電極上にはメツキを施すべき領域を
   露出し他の領域を覆うマスクを形成した後、前記
   ソース及びドレイン電極のいずれか一方に通電
   し、他方へは該一方の電極から前記半導体層を介
   して電流を供給することによりメツキを行ない、
   前記ソース及びドレイン電極の前記メツキ層を施
   すべき領域にメツキ層を被着形成することを特徴
   とする電界効果型半導体装置の製造方法。