JPS61234549A - Ｉｃチツプ用パツケ−ジ - Google Patents
Ｉｃチツプ用パツケ−ジInfo
- Publication number
- JPS61234549A JPS61234549A JP60077144A JP7714485A JPS61234549A JP S61234549 A JPS61234549 A JP S61234549A JP 60077144 A JP60077144 A JP 60077144A JP 7714485 A JP7714485 A JP 7714485A JP S61234549 A JPS61234549 A JP S61234549A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- package
- stud
- chip
- signal conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＩＣチップを内含し、受動累子を搭載もしくは
形成した基板と゛の環体パターン上に直接平面付けする
フラットパックタイプのＩＣチップ用パッケージに関し
、特に高速高周波領域への適用を実現するＩＣチップ用
パッケージに関するものである〇 （従来技術とその問題点） 半導体パッケージの構造は大きく分けると、セラミック
、メタル、ガラス、プラスチックの構造による４種類に
分類される。しかし、能動素子がトランジスタからＩＣ
，ＬＳＩ、さらには超ＬＳＩへと進展していく中で、パ
ッケージ構造の変化も激しくその構造も単なる上述の４
構造では分類できず、各種の材料や構造が入シ組んだ複
雑なものになシつつある。しかし、形状から分類すると
トランジスタ外形型パッケージ（Ｔｏ型） 、Ｓｉｎｇ
ｌｅ−Ｉｎ−Ｌｉｎｅパッケージ（ＳＩＰ型）、Ｄｕａ
ｌ−Ｉｎ−Ｌ １ｙｃｅパツケージ（ＤＩＰ型）、７う
、ドパ、クタイプパッケージ、テープキャリアタイプパ
ッケージに大別される。
形成した基板と゛の環体パターン上に直接平面付けする
フラットパックタイプのＩＣチップ用パッケージに関し
、特に高速高周波領域への適用を実現するＩＣチップ用
パッケージに関するものである〇 （従来技術とその問題点） 半導体パッケージの構造は大きく分けると、セラミック
、メタル、ガラス、プラスチックの構造による４種類に
分類される。しかし、能動素子がトランジスタからＩＣ
，ＬＳＩ、さらには超ＬＳＩへと進展していく中で、パ
ッケージ構造の変化も激しくその構造も単なる上述の４
構造では分類できず、各種の材料や構造が入シ組んだ複
雑なものになシつつある。しかし、形状から分類すると
トランジスタ外形型パッケージ（Ｔｏ型） 、Ｓｉｎｇ
ｌｅ−Ｉｎ−Ｌｉｎｅパッケージ（ＳＩＰ型）、Ｄｕａ
ｌ−Ｉｎ−Ｌ １ｙｃｅパツケージ（ＤＩＰ型）、７う
、ドパ、クタイプパッケージ、テープキャリアタイプパ
ッケージに大別される。
ＴＯ型パッケージは、トランジスタと同一のメタル型ハ
ーメチックパッケージに多数のリードを付けたものであ
シ、メタルキャップで溶接強度が強い、封入雰囲気の制
御も簡単に行なえる等の特徴を持っている０しかし現在
では、パッケージが高価になる、多数リードが出たパッ
ケージでは基板上への搭載が複雑である等の点からあま
シ使用されなくなる傾向にある。
ーメチックパッケージに多数のリードを付けたものであ
シ、メタルキャップで溶接強度が強い、封入雰囲気の制
御も簡単に行なえる等の特徴を持っている０しかし現在
では、パッケージが高価になる、多数リードが出たパッ
ケージでは基板上への搭載が複雑である等の点からあま
シ使用されなくなる傾向にある。
Ｓ Ｉ Ｐ型パッケージは、パッケージの片側にリード
が配列されたものであり、ＤＩＰ型パッケージはパッケ
ージの両側にリードが配列されたものである。ＳＩＰ型
及びＤＩＰ型パッケージは、チップのマウント、ホンデ
ィングの連続自動化や大量バッチ処理等が可能になるた
め、量産に適しており、材料面を含め安価なパッケージ
を得る事ができる。最近では、民生用ばかりではなく通
信工業用ＩＣ，ＬＳＩの分野でもかなり使用されている
。ただし、ＳＩＰ型及びＤＩＰ型パッケージは、リード
フレームを使用しているために内部リードの長さが長く
なシ、製作や取シ扱いが困難、電気的高周波特性を劣化
させる等の欠点があった。
が配列されたものであり、ＤＩＰ型パッケージはパッケ
ージの両側にリードが配列されたものである。ＳＩＰ型
及びＤＩＰ型パッケージは、チップのマウント、ホンデ
ィングの連続自動化や大量バッチ処理等が可能になるた
め、量産に適しており、材料面を含め安価なパッケージ
を得る事ができる。最近では、民生用ばかりではなく通
信工業用ＩＣ，ＬＳＩの分野でもかなり使用されている
。ただし、ＳＩＰ型及びＤＩＰ型パッケージは、リード
フレームを使用しているために内部リードの長さが長く
なシ、製作や取シ扱いが困難、電気的高周波特性を劣化
させる等の欠点があった。
テープキャリアタイプパッケージは、チップをポリイミ
ドテープに連続的に組み込み、樹脂でコートした上で個
々に切シはなしたものであり、回路基板の導体面に平面
付けされる。
ドテープに連続的に組み込み、樹脂でコートした上で個
々に切シはなしたものであり、回路基板の導体面に平面
付けされる。
フラットパックタイプパッケージは、両側または四方向
に端子を出した小形パッケージであシ、回路基板の孔に
挿入せず導体パターン上に直接平面付けするタイプであ
る。ＳＩＰ＋ＤＩＰタイプと異なシ、実装面積が従来の
同ピン数のＤＩＰＫ比べて１／２以下である。また、四
方向ＫＩＪ−ドが出ている事から内部リードの長さが短
かくなるため、インダクタンスやキャパシタンス等の寄
生素子効果を軽減する事ができる等の特長をもち、帯域
数百ＭＨｚ程度の各種高周波回路に適用されている。
に端子を出した小形パッケージであシ、回路基板の孔に
挿入せず導体パターン上に直接平面付けするタイプであ
る。ＳＩＰ＋ＤＩＰタイプと異なシ、実装面積が従来の
同ピン数のＤＩＰＫ比べて１／２以下である。また、四
方向ＫＩＪ−ドが出ている事から内部リードの長さが短
かくなるため、インダクタンスやキャパシタンス等の寄
生素子効果を軽減する事ができる等の特長をもち、帯域
数百ＭＨｚ程度の各種高周波回路に適用されている。
一方、電気回路の動作領域は年々高速化、広帯域化する
傾向にあシ、例えは数Ｇ Ｈｚの帯域をもった増幅器、
数Ｇｂ／ｓの高速で動作するディジタル回路等が必要と
なっている。これに応じてＩＣ化技術も年々と進み、例
えはガリウムヒ素電界効果トランジスタを用いた、ガリ
ウムヒ素ＩＣでの高速ディジタルＩＣ，高周波アナログ
ＩＣが実現されつつある。したがって、このような高速
工ＣＫ適合したＩＣパッケージの必要性が高まっている
が、従来のＩＣパッケージではこのような高速ＩＣの能
力を十分に発揮させるのはきわめて困難であった。
傾向にあシ、例えは数Ｇ Ｈｚの帯域をもった増幅器、
数Ｇｂ／ｓの高速で動作するディジタル回路等が必要と
なっている。これに応じてＩＣ化技術も年々と進み、例
えはガリウムヒ素電界効果トランジスタを用いた、ガリ
ウムヒ素ＩＣでの高速ディジタルＩＣ，高周波アナログ
ＩＣが実現されつつある。したがって、このような高速
工ＣＫ適合したＩＣパッケージの必要性が高まっている
が、従来のＩＣパッケージではこのような高速ＩＣの能
力を十分に発揮させるのはきわめて困難であった。
第４図は、比較的高速動作に適した従来のフラットパッ
クタイプパッケージの模式的平面図、第５図は第４図の
フラットパックタイプパッケージにＩＣチップを搭載し
た一例の断面図を示しているが、ここではこのようなパ
ッケージに高速ＩＣを搭載し高速回路に用いる場合を例
にとシ、従来技術の限界を説明する。これらの技術に関
しては１最新ＩＣ技術入門１誠文堂新光社にも説明され
ている。
クタイプパッケージの模式的平面図、第５図は第４図の
フラットパックタイプパッケージにＩＣチップを搭載し
た一例の断面図を示しているが、ここではこのようなパ
ッケージに高速ＩＣを搭載し高速回路に用いる場合を例
にとシ、従来技術の限界を説明する。これらの技術に関
しては１最新ＩＣ技術入門１誠文堂新光社にも説明され
ている。
第４図において、４１０１はリードであシ通常はリード
に金メッキか施されている。４１０２はパッケージ本体
であシ、セラミックの構造のもので一般に使われている
。４１０３は信号、導体パターンであシ、リードとは電
気的に導通となっている。この信号等体パターンの幅は
一例として約４００μｍのものがあり、印刷配線技術を
用いて形成されておシ、表面は金メッキが施されている
。
に金メッキか施されている。４１０２はパッケージ本体
であシ、セラミックの構造のもので一般に使われている
。４１０３は信号、導体パターンであシ、リードとは電
気的に導通となっている。この信号等体パターンの幅は
一例として約４００μｍのものがあり、印刷配線技術を
用いて形成されておシ、表面は金メッキが施されている
。
信号導体パターン長は、可能な限シ短い構造となってい
る。４１０４は、ＩＣチップの搭載用金ランド部であシ
、信号導体パターン４１０３と同様に印刷配線パターン
で形成されておシ、表面は金メッキが施されている。
る。４１０４は、ＩＣチップの搭載用金ランド部であシ
、信号導体パターン４１０３と同様に印刷配線パターン
で形成されておシ、表面は金メッキが施されている。
第５図は、第４図のパッケージのＸ−Ｘ／に於ける断面
図であシ、同図においては５１０１はリード、５１０２
はパッケージ本体、５１０３は信号導体パターン、５１
０４はＩＣＣチップ搭載合金ランド部ある。５１０５は
放熱用スタッドであシ、ＩＣＣチップ搭載合金ランド部
５１０４と導通している。この放熱用スタッド５１０５
によシＩＣチップで発生する熱は、実装される回路基板
を通じて放散される。５１０６はＩＣチップであシ、例
えばＧａＡｓ−ＩＣチップである６ ５１０７はＩＣチ
ップ５１０６と信号導体パターン５１０３を接続するボ
ンディングワイヤである。５１０８は、パッケージのキ
ャップであシ、パッケージ本体５１０３には金属ハンダ
あるいはガラスハンダを用いて封着される。金属ハンダ
を用いるときは信号導体パターンはあらかじめ当然のこ
ととして絶縁する。このような構造のＩＣチップ用パッ
ケージは、信号導体パターンを極力短くして、寄生素子
効果を軽減するようにしているが、動作速度（周波数）
が高くなるに従ってこの寄生素子の影響が無視できなく
なり、信号導体パターンが分布定数線路構造でないため
に１特性インピーダンスが周波数と共に変動するため、
高周波・高速ＩＣ用チップ用パッケージとして用いた時
、入出力端において他の回路とインピーダンス整合をと
って信号伝送を行なうことが不可能であった。また、回
路基板とにＩＣパッケージを搭載した時、パッケージ内
の信号導体パターンが分布定数線路となったと仮定する
と、パッケージ内部に形成されている信号導体パターン
は、はは９０′′に曲げられている部分があるため、信
号導体パターンのふちから信号導体と平行に外部に向か
う電界成分が、曲が）部分で方向を転じるためＫＥ波（
ＴｒａｎｓｖｅｒｓｅＥｌｅｃｔｒｉｃ ）を生じ、分
布容量Ｃが増加し、その部分のＪｒ７てが低くなるため
、特性インピーダンスｚ０は一定でなくなシ、このＥ波
は隣接線路にも影響を及ばず。更には、パッケージの形
状が四角形であシ入出力端は対向する辺に設けられてい
るため、信号導体パターン長が均等でなく信号伝播時間
に相違を生じる。
図であシ、同図においては５１０１はリード、５１０２
はパッケージ本体、５１０３は信号導体パターン、５１
０４はＩＣＣチップ搭載合金ランド部ある。５１０５は
放熱用スタッドであシ、ＩＣＣチップ搭載合金ランド部
５１０４と導通している。この放熱用スタッド５１０５
によシＩＣチップで発生する熱は、実装される回路基板
を通じて放散される。５１０６はＩＣチップであシ、例
えばＧａＡｓ−ＩＣチップである６ ５１０７はＩＣチ
ップ５１０６と信号導体パターン５１０３を接続するボ
ンディングワイヤである。５１０８は、パッケージのキ
ャップであシ、パッケージ本体５１０３には金属ハンダ
あるいはガラスハンダを用いて封着される。金属ハンダ
を用いるときは信号導体パターンはあらかじめ当然のこ
ととして絶縁する。このような構造のＩＣチップ用パッ
ケージは、信号導体パターンを極力短くして、寄生素子
効果を軽減するようにしているが、動作速度（周波数）
が高くなるに従ってこの寄生素子の影響が無視できなく
なり、信号導体パターンが分布定数線路構造でないため
に１特性インピーダンスが周波数と共に変動するため、
高周波・高速ＩＣ用チップ用パッケージとして用いた時
、入出力端において他の回路とインピーダンス整合をと
って信号伝送を行なうことが不可能であった。また、回
路基板とにＩＣパッケージを搭載した時、パッケージ内
の信号導体パターンが分布定数線路となったと仮定する
と、パッケージ内部に形成されている信号導体パターン
は、はは９０′′に曲げられている部分があるため、信
号導体パターンのふちから信号導体と平行に外部に向か
う電界成分が、曲が）部分で方向を転じるためＫＥ波（
ＴｒａｎｓｖｅｒｓｅＥｌｅｃｔｒｉｃ ）を生じ、分
布容量Ｃが増加し、その部分のＪｒ７てが低くなるため
、特性インピーダンスｚ０は一定でなくなシ、このＥ波
は隣接線路にも影響を及ばず。更には、パッケージの形
状が四角形であシ入出力端は対向する辺に設けられてい
るため、信号導体パターン長が均等でなく信号伝播時間
に相違を生じる。
また、高速ＩＣＥおいて、例えはＥＣＬ型ＩＣの回路構
成としては、第６図に示すようなものがある０このよう
なＥＣＬｆｉＩＣの供給電源電圧としては、雑音余裕度
の確保という点から、コレクタ側をＯＶ（グランド）、
エミッタ側を−５，２ｖという条件で使用される。なお
この時、ＩＣチップの裏面は低電位に接続される。した
がって、ＩＣチップをパッケージに搭載した後の使用方
法としては、放熱用スタッドを−Ｖｇｇ端子、リード線
のいずれかをグランド端子として使用されている。
成としては、第６図に示すようなものがある０このよう
なＥＣＬｆｉＩＣの供給電源電圧としては、雑音余裕度
の確保という点から、コレクタ側をＯＶ（グランド）、
エミッタ側を−５，２ｖという条件で使用される。なお
この時、ＩＣチップの裏面は低電位に接続される。した
がって、ＩＣチップをパッケージに搭載した後の使用方
法としては、放熱用スタッドを−Ｖｇｇ端子、リード線
のいずれかをグランド端子として使用されている。
しかしこのようなＩＣパッケージにおいては、グランド
接地かリード線のみでしか行なわれないため、浮遊素子
の影響により高周波接地す（充分に行なわれない等の欠
点があった。
接地かリード線のみでしか行なわれないため、浮遊素子
の影響により高周波接地す（充分に行なわれない等の欠
点があった。
そのため、ＩＣの動作速度に制限を与え、たとえば動作
速度ＩＧｂ／ｓ以上といった高速ＩＣのＩＣチップパッ
ケージとして用いようとしても、良好な動作は得られな
い。
速度ＩＧｂ／ｓ以上といった高速ＩＣのＩＣチップパッ
ケージとして用いようとしても、良好な動作は得られな
い。
（発明の目的）
本発明は上述した寄生素子の患影響を著しく軽減せしめ
るとともに、製造容易かつ安価であシ、特に回路機能が
高機能化されたＩＣ，たとえばＭＳルベル以上のＩＣを
高速動作させるのに有効なＩＣチップ用パッケージを提
供する事を目的とする。
るとともに、製造容易かつ安価であシ、特に回路機能が
高機能化されたＩＣ，たとえばＭＳルベル以上のＩＣを
高速動作させるのに有効なＩＣチップ用パッケージを提
供する事を目的とする。
（発明の構成）
本発明によれは、フラットパックタイプのＩＣチップ用
パッケージにおいては、パッケージ本体である誘電体基
板を円形状にしその誘電体基板の表面上に前記誘電体基
板の中心部から外周方向へ放射状かつ直線状に被数本の
信号導体パターンを設け、さらに前記誘電体基板の裏面
全体に接地導体パターンを設け、前記放射状の信号導体
パターの線路幅をパッケージ本体の中心部に向かって連
続的に細くすると共に、前記誘電体基板の厚さを前記信
号導体パターンの幅の変化に比例して連続的に薄くする
ことにより、前記各信号導体パターンを一定特性インピ
ーダンスＺ０かつ前記各信号導体パターンの信号伝播時
間が相等しいマイクロストリップラインとし、さらにこ
のＩＣチップ用パッケージを回路基板に搭載する時の接
続部として用いる放熱用スタッドを、前記接地導体パタ
ーンと電気的に導通しているスタッド外周部と、前記接
地導体パターン及び前記スタッド外周部とは電気的に絶
縁され、前記ＩＣチップ用パッケージ内のチップ搭載部
と電気的に導通しているスタッド内導体部との二重構造
にしたことを特徴とするＩＣチップ用パッケージが得ら
れる。
パッケージにおいては、パッケージ本体である誘電体基
板を円形状にしその誘電体基板の表面上に前記誘電体基
板の中心部から外周方向へ放射状かつ直線状に被数本の
信号導体パターンを設け、さらに前記誘電体基板の裏面
全体に接地導体パターンを設け、前記放射状の信号導体
パターの線路幅をパッケージ本体の中心部に向かって連
続的に細くすると共に、前記誘電体基板の厚さを前記信
号導体パターンの幅の変化に比例して連続的に薄くする
ことにより、前記各信号導体パターンを一定特性インピ
ーダンスＺ０かつ前記各信号導体パターンの信号伝播時
間が相等しいマイクロストリップラインとし、さらにこ
のＩＣチップ用パッケージを回路基板に搭載する時の接
続部として用いる放熱用スタッドを、前記接地導体パタ
ーンと電気的に導通しているスタッド外周部と、前記接
地導体パターン及び前記スタッド外周部とは電気的に絶
縁され、前記ＩＣチップ用パッケージ内のチップ搭載部
と電気的に導通しているスタッド内導体部との二重構造
にしたことを特徴とするＩＣチップ用パッケージが得ら
れる。
（発明の概要）
本発明においては、以下に述べる原理に基づき、本発明
の目的′を達成している。すなわち、（１）ＩＣパッケ
ージを誘電体基板表面に配置された信号導体パターンと
誘電体基板の裏面全体に配置された接地導体パターンと
Ｋよるマイクロス） ＩＪツブ線路構造とし、特に信号
導体パターンの線路幅をＩＣチップ搭載部（パッケージ
の中心部）°に向って連続的に細くすると共に工Ｃパッ
ケージの誘電体基板の厚さを同様に薄くする事によシ、
信号導体パターンを一定の特性インピーダンスを持つ分
布定数線路とする。
の目的′を達成している。すなわち、（１）ＩＣパッケ
ージを誘電体基板表面に配置された信号導体パターンと
誘電体基板の裏面全体に配置された接地導体パターンと
Ｋよるマイクロス） ＩＪツブ線路構造とし、特に信号
導体パターンの線路幅をＩＣチップ搭載部（パッケージ
の中心部）°に向って連続的に細くすると共に工Ｃパッ
ケージの誘電体基板の厚さを同様に薄くする事によシ、
信号導体パターンを一定の特性インピーダンスを持つ分
布定数線路とする。
＋２１１Ｃチツプパツケージ憂側に１誘電体基板の裏面
全体に設けた接地導体パターンと電気的に導通した二重
構造化した放熱用スタッドを設けて、回路基板への搭載
及び回路基板上の接地導体との接続にこの放熱用スタッ
ドのスタッド外周部を用い、−ＶＩＥ電源供給にはＩＣ
パッケージ内のチップ搭載部と電気的に導通した放熱用
スタッドのスタッド内導体を用いて行なう。
全体に設けた接地導体パターンと電気的に導通した二重
構造化した放熱用スタッドを設けて、回路基板への搭載
及び回路基板上の接地導体との接続にこの放熱用スタッ
ドのスタッド外周部を用い、−ＶＩＥ電源供給にはＩＣ
パッケージ内のチップ搭載部と電気的に導通した放熱用
スタッドのスタッド内導体を用いて行なう。
これによシエＣパッケージの接地部分を充分圧広く確保
し、高周波での接地を完全に行なわしめる。
し、高周波での接地を完全に行なわしめる。
（３） このパッケージを実装する回路基板上の信号
線路とパッケージ内の信号線路とをリードなしに直接接
続できる構造とすることにより、寄生素子の効果を著し
く軽減せしめる。
線路とパッケージ内の信号線路とをリードなしに直接接
続できる構造とすることにより、寄生素子の効果を著し
く軽減せしめる。
（実施例）
次に１本発明について図面を参照して説明する。
第１図は本発明の一実施例の模式的平面図である〇第１
図において、１１０２はパッケージ本体、１１０３は信
号導体パターン、１１０５はチップ搭載部である。信号
導体パターン１１０３は、パッケージ本体１１０２の外
周方向に対して放射線状の直線導体パターンとして配置
することによシ、全ての導体パターンの信号伝播時間が
等しくなるように形成される。更に直線の導体パターン
として形成することにより、線路の１９部分で生じるよ
うな電界成分におけるＥ波の発生がなく、電界成分が一
様な信号導体パターンを形成することができ、さらＫは
各信号導体パターンの信号伝播時間か一定となる。また
信号導体パターン１１ｏ３は、パッケージ本体１１０２
の誘電体基板の裏面全体に接地導体パターンを配置する
ことによシ、マイクロス） ＩＪツブ形分布定数線路を
構成する。
図において、１１０２はパッケージ本体、１１０３は信
号導体パターン、１１０５はチップ搭載部である。信号
導体パターン１１０３は、パッケージ本体１１０２の外
周方向に対して放射線状の直線導体パターンとして配置
することによシ、全ての導体パターンの信号伝播時間が
等しくなるように形成される。更に直線の導体パターン
として形成することにより、線路の１９部分で生じるよ
うな電界成分におけるＥ波の発生がなく、電界成分が一
様な信号導体パターンを形成することができ、さらＫは
各信号導体パターンの信号伝播時間か一定となる。また
信号導体パターン１１ｏ３は、パッケージ本体１１０２
の誘電体基板の裏面全体に接地導体パターンを配置する
ことによシ、マイクロス） ＩＪツブ形分布定数線路を
構成する。
第１図の導体パターンにおいて、Ａ−Ｂ間の信号導体パ
ターンは線路幅がＷから連続的に細くなるように形成さ
れている。いま、ある点における線路の特性インピーダ
ンス２は２２１丁７でで表わされる・線路インピーダン
ス２が一定であるためには、単位長当シのキャパシタン
スＣ１単位長当シのインピーダンスＬが一定という乗件
が成シ立基板厚）の関係式において、Ｃを一定とするた
めＫはε、Ｗ、Δノが一定であるため、基板厚Ｈを変え
る事になる。パッケージ本体１１０２には、通常のセラ
ミック材を用いるが、本発明のＩＣチ、プ用パ、ケージ
ては、マイクロストリップ形の分布定数線路を形成する
ので、このセラミック材の厚さが線路の特性インピーダ
ンスの値に影響を与える。したがって、この厚さは線路
の所要特性インピーダンス値、機械的強度等を考慮して
適切な値に定める必要がある。
ターンは線路幅がＷから連続的に細くなるように形成さ
れている。いま、ある点における線路の特性インピーダ
ンス２は２２１丁７でで表わされる・線路インピーダン
ス２が一定であるためには、単位長当シのキャパシタン
スＣ１単位長当シのインピーダンスＬが一定という乗件
が成シ立基板厚）の関係式において、Ｃを一定とするた
めＫはε、Ｗ、Δノが一定であるため、基板厚Ｈを変え
る事になる。パッケージ本体１１０２には、通常のセラ
ミック材を用いるが、本発明のＩＣチ、プ用パ、ケージ
ては、マイクロストリップ形の分布定数線路を形成する
ので、このセラミック材の厚さが線路の特性インピーダ
ンスの値に影響を与える。したがって、この厚さは線路
の所要特性インピーダンス値、機械的強度等を考慮して
適切な値に定める必要がある。
ＩＣチップは、通常パッケージの表側中央部分に取シ付
けられた、チップ搭載部１１０５上に搭載する。このチ
ップ搭載部１１０５は、パッケージ本体１１０２の裏面
全体に形成されている接地導体パターンとは電気的には
絶縁されている。ＩＣチップへの−ＶＥＥ電源の供給は
、このチップ搭載部１１０５を通じて行なわれる。
けられた、チップ搭載部１１０５上に搭載する。このチ
ップ搭載部１１０５は、パッケージ本体１１０２の裏面
全体に形成されている接地導体パターンとは電気的には
絶縁されている。ＩＣチップへの−ＶＥＥ電源の供給は
、このチップ搭載部１１０５を通じて行なわれる。
第２図は、本発明のＩＣチップ用パッケージにおいて、
第１図のｘ−ｘｉ間の断面を示したものであり、かつＩ
Ｃチップを搭載したものの断面図である。第２図におい
て２１０１は接地導体パターン、２１０２はパッケージ
本体、２１０３は信号導体パターン、２１０５はチップ
搭載部、２１０６はＩＣチップ、２１０７はボンディン
グワイヤ、２１０８はパッケージキャップ、２１１１は
放熱用スタッド、２１０９はスタッド外周部、 ２１１
０はスタッド内導体である。ＩＣチップ２１０６は接地
導体パターン２１０１とは電気的に絶縁され九チップ搭
載部２１０５上に搭載される。このＩＣチップ２１０６
と信号導体パターン２１０３との接続は、ボンディング
ワイヤ２１０１によシ行なわれる。
第１図のｘ−ｘｉ間の断面を示したものであり、かつＩ
Ｃチップを搭載したものの断面図である。第２図におい
て２１０１は接地導体パターン、２１０２はパッケージ
本体、２１０３は信号導体パターン、２１０５はチップ
搭載部、２１０６はＩＣチップ、２１０７はボンディン
グワイヤ、２１０８はパッケージキャップ、２１１１は
放熱用スタッド、２１０９はスタッド外周部、 ２１１
０はスタッド内導体である。ＩＣチップ２１０６は接地
導体パターン２１０１とは電気的に絶縁され九チップ搭
載部２１０５上に搭載される。このＩＣチップ２１０６
と信号導体パターン２１０３との接続は、ボンディング
ワイヤ２１０１によシ行なわれる。
信号導体パターン２１０３は、前述のようにパッケージ
本体（誘電体基板）２１０２と接地導体パターン２１０
１とｋよってマイクロストリップ形分布定数線路化され
ている。第１図および第２図におけるＡ−Ｂ間の信号導
体パターンは連続的に線路幅を小さくしているが、この
区間ではパッケージ本体２１０２の誘電体基板の厚さく
Ｈ）を線路幅に比例して薄くしているため、線路の特性
インピーダンスは一定値ｚ０に保たれる。このような構
造にすることによシ、一定の特性インピーダンスを保っ
たままで線路を可能な限シ細くすることができ、小さな
形状のＩＣチップのごく近端まで良好な信号伝送特性を
持った信号導体パターンを形成することができる。さら
に、このような構成によれば、ＩＣチップのごく近端ま
で信号導体パターンを形成できるため、ボンディングワ
イヤ２１０７の長さが短縮される一方、外部回路との信
号接続部においては、信号導体パターンの幅を充分広く
形成できるため、たとえばハンダ付は等による外部回路
との接続が容易〃１つ強固に行なえる。さらには、従来
のフラットバックタイプのＩＣパッケージに比べ小形化
が容易である。
本体（誘電体基板）２１０２と接地導体パターン２１０
１とｋよってマイクロストリップ形分布定数線路化され
ている。第１図および第２図におけるＡ−Ｂ間の信号導
体パターンは連続的に線路幅を小さくしているが、この
区間ではパッケージ本体２１０２の誘電体基板の厚さく
Ｈ）を線路幅に比例して薄くしているため、線路の特性
インピーダンスは一定値ｚ０に保たれる。このような構
造にすることによシ、一定の特性インピーダンスを保っ
たままで線路を可能な限シ細くすることができ、小さな
形状のＩＣチップのごく近端まで良好な信号伝送特性を
持った信号導体パターンを形成することができる。さら
に、このような構成によれば、ＩＣチップのごく近端ま
で信号導体パターンを形成できるため、ボンディングワ
イヤ２１０７の長さが短縮される一方、外部回路との信
号接続部においては、信号導体パターンの幅を充分広く
形成できるため、たとえばハンダ付は等による外部回路
との接続が容易〃１つ強固に行なえる。さらには、従来
のフラットバックタイプのＩＣパッケージに比べ小形化
が容易である。
放熱用スタッド２１１１は、接地導体パターン２１０１
と電気的に導通しているスタッド外用部２１０９と、接
地導体パターン２１０１とは電気的に絶縁されチップ搭
載部２１０５とは導通しているスタッド内導体２１１０
との二重構造になっている。このスタッド内導体２１１
０とスタッド外周部２１０９との絶縁はテフロンのよう
な絶縁体２１１２によって行なっている。スタッド内導
体２１１０は例えばＥＣＬ屋のＩＣのように一電源を供
給するような場合に、その電源供給端子として用いる。
と電気的に導通しているスタッド外用部２１０９と、接
地導体パターン２１０１とは電気的に絶縁されチップ搭
載部２１０５とは導通しているスタッド内導体２１１０
との二重構造になっている。このスタッド内導体２１１
０とスタッド外周部２１０９との絶縁はテフロンのよう
な絶縁体２１１２によって行なっている。スタッド内導
体２１１０は例えばＥＣＬ屋のＩＣのように一電源を供
給するような場合に、その電源供給端子として用いる。
本発明のパッケージを回路基板に搭載する時には、回路
基板上の信号導体パターンとパッケージ内の信号導体パ
ターン２１０３とをハンダ付けあるいはボンディングワ
イヤによって直接接続すれはよい。なおこのとき回路基
板上の信号導体パターンの特性インピーダンスか、本発
明パッケージ内の信号導体パターンの特性インピーダン
スＺ０と同じになるように、回路基板上のパターンを設
計しであるものとする。ＩＣパッケージの接続導体パタ
ーンと回路基板の接地パターンとの接続ｈ１放熱用スタ
ッド２１１１すなわちスタッド外周部２１０９を回路基
板上の接地パターンニハンダ付けする事で行なわれ、こ
れによシ高周波的にも充分な接地か行なわれると共に、
接地導体パターン２１０１との関係でマイクロストリッ
プ線路となる信号導体パターン２１０３の特性インピー
ダンスＺ０が高周波にわたって一定に保たれる。これら
Ｋよりて、インダクタンスやキャパシタンス等の寄生素
子効果がほとんど無しに、ＩＣパッケージと回路基板上
のパターンとを接続することができる。さらに本発明の
ＩＣパッケージのパッケージ本体２１０２は、円形をし
ておル信号導体パターンは放射状に設けられているため
、回路基板上での搭載信号接続が容易に行なえる。
基板上の信号導体パターンとパッケージ内の信号導体パ
ターン２１０３とをハンダ付けあるいはボンディングワ
イヤによって直接接続すれはよい。なおこのとき回路基
板上の信号導体パターンの特性インピーダンスか、本発
明パッケージ内の信号導体パターンの特性インピーダン
スＺ０と同じになるように、回路基板上のパターンを設
計しであるものとする。ＩＣパッケージの接続導体パタ
ーンと回路基板の接地パターンとの接続ｈ１放熱用スタ
ッド２１１１すなわちスタッド外周部２１０９を回路基
板上の接地パターンニハンダ付けする事で行なわれ、こ
れによシ高周波的にも充分な接地か行なわれると共に、
接地導体パターン２１０１との関係でマイクロストリッ
プ線路となる信号導体パターン２１０３の特性インピー
ダンスＺ０が高周波にわたって一定に保たれる。これら
Ｋよりて、インダクタンスやキャパシタンス等の寄生素
子効果がほとんど無しに、ＩＣパッケージと回路基板上
のパターンとを接続することができる。さらに本発明の
ＩＣパッケージのパッケージ本体２１０２は、円形をし
ておル信号導体パターンは放射状に設けられているため
、回路基板上での搭載信号接続が容易に行なえる。
また、回路基板の設計においても自由度が増大する。パ
ッケージキャップ２１０８は、たとえばセラミック材を
用いて形成し、パッケージ本体２１０２への封着はガラ
スハンダ等の非導電材料を用いて行なう。
ッケージキャップ２１０８は、たとえばセラミック材を
用いて形成し、パッケージ本体２１０２への封着はガラ
スハンダ等の非導電材料を用いて行なう。
これまでの説明においては、外部回路との接続用リード
フレームを用いないパッケージの実施態様について説明
を行なったが、本発明の範囲はこれに限るものではなく
、外部回路との接続を容易にあるいは強固に行なうため
Ｋは、たとえは第３図に示したようなリード３１０１を
備えた態様であってもよい。また、パッケージの材料の
一例としてセラミック材を用いたが、本発明はこれに限
るものではなく、例えはペリリヤ材、プラスチック材を
用いてもよい。
フレームを用いないパッケージの実施態様について説明
を行なったが、本発明の範囲はこれに限るものではなく
、外部回路との接続を容易にあるいは強固に行なうため
Ｋは、たとえは第３図に示したようなリード３１０１を
備えた態様であってもよい。また、パッケージの材料の
一例としてセラミック材を用いたが、本発明はこれに限
るものではなく、例えはペリリヤ材、プラスチック材を
用いてもよい。
（発明の効果）
以上述べた如く本発明によれば、従来のＩＣチップ用パ
ッケージで生じていたようなインピーダンスの不整合が
笑質的になくなり、寄生素子の効果が著しく減少し、高
周波接地が充分に行なえるようになるので、たとえば動
作速度ＩＧｂ／ｓ以上のＩＣチップを容易に搭載して動
作させることが可能となる。さらに、本発明のＩＣチッ
プ用パッケージはパッケージ本体とパッケージキャップ
、放熱用スタッドのみで構成できるため、製造が容易で
あシ比較的安価である。また、パッケージの大きさの小
型化も容易となシ、高密度実装が可能となる。
ッケージで生じていたようなインピーダンスの不整合が
笑質的になくなり、寄生素子の効果が著しく減少し、高
周波接地が充分に行なえるようになるので、たとえば動
作速度ＩＧｂ／ｓ以上のＩＣチップを容易に搭載して動
作させることが可能となる。さらに、本発明のＩＣチッ
プ用パッケージはパッケージ本体とパッケージキャップ
、放熱用スタッドのみで構成できるため、製造が容易で
あシ比較的安価である。また、パッケージの大きさの小
型化も容易となシ、高密度実装が可能となる。
第１図は本発明の一実施例の模式的平面図、第２図は本
発明の一実施例のＩＣチップ用パパッケージＩＣチップ
を搭載したものの断面図、第３図は本発明の他の実施例
でＩＣチップ用パッケージに外部回路との接続用リード
を備えた態様の模式的平面図、第４図は従来のＩＣチッ
プ用パッケージの模式的平面中、第５図は第４図に示し
た従来例ＫＩＣチップを搭載したものの断面図、第６図
はＢＣＬ型ＩＣの一例の回路図である。 １１０２．２１０２，４１０２．５１０２・・・・・・
パッケージ本体、１１０３，２１０３，４１０３．５１
０３・・・・−・信号導体パターン、１１０５．２１０
５・・・・・・チップ搭載部、２１０６．５１０６・・
四ＩＣチップ、２１０７．５１０７・川・・ボンディン
グワイヤ、２１０１゜５１０８・・・・・・パッケージ
キャップ、２１０１・・・・・・接地導体パターン、４
１０４・・・・・・ＩＣＣチップ搭載合金ランド部３１
０１，５１０１・・・・・・リード、２１０９・・・・
・・スタッド外周部、２１１０・・・・・・スタッド内
導体、２１１１・旧・・放熱用スタッド、２１１２党１
図 ｙＦＪＺ回 筋り図 粥乙口
発明の一実施例のＩＣチップ用パパッケージＩＣチップ
を搭載したものの断面図、第３図は本発明の他の実施例
でＩＣチップ用パッケージに外部回路との接続用リード
を備えた態様の模式的平面図、第４図は従来のＩＣチッ
プ用パッケージの模式的平面中、第５図は第４図に示し
た従来例ＫＩＣチップを搭載したものの断面図、第６図
はＢＣＬ型ＩＣの一例の回路図である。 １１０２．２１０２，４１０２．５１０２・・・・・・
パッケージ本体、１１０３，２１０３，４１０３．５１
０３・・・・−・信号導体パターン、１１０５．２１０
５・・・・・・チップ搭載部、２１０６．５１０６・・
四ＩＣチップ、２１０７．５１０７・川・・ボンディン
グワイヤ、２１０１゜５１０８・・・・・・パッケージ
キャップ、２１０１・・・・・・接地導体パターン、４
１０４・・・・・・ＩＣＣチップ搭載合金ランド部３１
０１，５１０１・・・・・・リード、２１０９・・・・
・・スタッド外周部、２１１０・・・・・・スタッド内
導体、２１１１・旧・・放熱用スタッド、２１１２党１
図 ｙＦＪＺ回 筋り図 粥乙口
Claims (1)
- フラットパックタイプのＩＣチップ用パッケージにおい
て、円形状のパッケージ本体である誘電体基板と、該誘
電体基板の表面上に前記誘電体基板の中心部から外周方
向へ放射状かつ直線状に設けられた複数本の信号導体パ
ターンと、前記誘電体基板の裏面全体に設けられた接地
導体パターンとを有し、前記放射状の信号導体パターン
の線路幅はパッケージ本体の中心部に向って連続的に細
く形成され、前記誘電体基板の厚さは前記信号導体パタ
ーンの幅の変化に比例して連続的に薄く形成することに
より前記各信号導体パターンを一定特性インピーダンス
を持ち、かつ前記信号導体パターンの信号伝播時間が相
等しいマイクロストリップラインとし、さらにＩＣチッ
プ用パッケージを回路基板に搭載する時の接続部である
放熱用スタッドを有し、該放熱用スタッドは、放熱用ス
タッド外周部が前記接地導体パターンと電気的に導通し
、前記接地導体パターン及び前記スタッド外周部とは電
気的に絶縁され前記ＩＣチップ用パッケージ内のチップ
搭載部とは電気的に導通しているスタッド内導体部との
二重構造を構成していることを特徴とするＩＣチップ用
パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60077144A JPS61234549A (ja) | 1985-04-11 | 1985-04-11 | Ｉｃチツプ用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60077144A JPS61234549A (ja) | 1985-04-11 | 1985-04-11 | Ｉｃチツプ用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61234549A true JPS61234549A (ja) | 1986-10-18 |
Family
ID=13625601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60077144A Pending JPS61234549A (ja) | 1985-04-11 | 1985-04-11 | Ｉｃチツプ用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61234549A (ja) |
-
1985
- 1985-04-11 JP JP60077144A patent/JPS61234549A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5235208A (en) | Package for microwave integrated circuit | |
| US5014115A (en) | Coplanar waveguide semiconductor package | |
| US6331806B1 (en) | Microwave circuit package and edge conductor structure | |
| US5557144A (en) | Plastic packages for microwave frequency applications | |
| US5495125A (en) | Molded semiconductor device | |
| JPS6325710B2 (ja) | ||
| US6566601B2 (en) | High frequency semiconductor device housing package and mounting structure for mounting the same | |
| JPH04137655A (ja) | Ｉｃパッケージ | |
| US5852391A (en) | Microwave/millimeter-wave functional module package | |
| US6414387B1 (en) | Semiconductor device including a chip having high-frequency circuit blocks | |
| US5889319A (en) | RF power package with a dual ground | |
| IE51986B1 (en) | An electrical component comprising semiconductor chips | |
| JPH0680746B2 (ja) | マイクロ波用チツプキヤリヤ | |
| JPS61234549A (ja) | Ｉｃチツプ用パツケ−ジ | |
| JPH0334911Y2 (ja) | ||
| US7042102B2 (en) | Semiconductor device | |
| JPH0121564Y2 (ja) | ||
| JPS6348129Y2 (ja) | ||
| JPS61184852A (ja) | 集積回路パツケ−ジ | |
| JPS63107055A (ja) | 集積回路用パッケ−ジ | |
| JPH0126109Y2 (ja) | ||
| JPH02198158A (ja) | 半導体装置 | |
| JPH066512Y2 (ja) | 集積回路パツケ−ジ | |
| JPH0427170Y2 (ja) | ||
| JPS61108152A (ja) | Ｉｃチツプ用パツケ−ジ |