JPS61230345A - 半導体装置の冷却モジユ−ル - Google Patents
半導体装置の冷却モジユ−ルInfo
- Publication number
- JPS61230345A JPS61230345A JP7178785A JP7178785A JPS61230345A JP S61230345 A JPS61230345 A JP S61230345A JP 7178785 A JP7178785 A JP 7178785A JP 7178785 A JP7178785 A JP 7178785A JP S61230345 A JPS61230345 A JP S61230345A
- Authority
- JP
- Japan
- Prior art keywords
- cooling
- water
- heat exchanger
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4332—Bellows
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体装置の冷却モジュールに関する。
半導体技術の発達にともない一個の半導体チップから発
生される熱量は増加をつづけ、強制空冷等の手段では該
半導体チップを充分に冷却することができず、事実上は
ぼ冷却性能の限界に達している。このため、特に高速デ
ータ処理装置用の半導体装置に関しては特公昭５６−３
１７４３号公報に示されるように、水を用いた冷却モジ
ュールが知られるようになつ九。この種の水冷方式の構
造は、半導体チップから効率よく熱を奪って冷却するた
め、冷却水と半導体チップの間の中間熱伝達体を熱伝導
性の良好な軟材で構成することが必要となる。ま次、半
導体の電気的性質上、冷却モジュールと半導体チップと
の間を電気的に絶縁する必要も生じる。
生される熱量は増加をつづけ、強制空冷等の手段では該
半導体チップを充分に冷却することができず、事実上は
ぼ冷却性能の限界に達している。このため、特に高速デ
ータ処理装置用の半導体装置に関しては特公昭５６−３
１７４３号公報に示されるように、水を用いた冷却モジ
ュールが知られるようになつ九。この種の水冷方式の構
造は、半導体チップから効率よく熱を奪って冷却するた
め、冷却水と半導体チップの間の中間熱伝達体を熱伝導
性の良好な軟材で構成することが必要となる。ま次、半
導体の電気的性質上、冷却モジュールと半導体チップと
の間を電気的に絶縁する必要も生じる。
本発明は、上記条件の下、従来よシさらに冷却効率を向
上させることのできる半導体装置の冷却モジュールを提
供することを目的とする。
上させることのできる半導体装置の冷却モジュールを提
供することを目的とする。
このような目的を達成するため、本発明は、配線基板上
に搭載された半導体チップと、この半導体チップの主表
面に接合され九冷却ブロックを備えてなり、この冷却ブ
ロックは、前記半導体装置プ側において電気絶縁性で熱
伝導の良好なＳｉＣセラミックと、このＳｉＣセラミッ
クに接合された金属Ｊｄとで形成され、この金属層は水
冷用の通路が形成され、この通路は微細孔の集合体で構
成するようにしたものである。
に搭載された半導体チップと、この半導体チップの主表
面に接合され九冷却ブロックを備えてなり、この冷却ブ
ロックは、前記半導体装置プ側において電気絶縁性で熱
伝導の良好なＳｉＣセラミックと、このＳｉＣセラミッ
クに接合された金属Ｊｄとで形成され、この金属層は水
冷用の通路が形成され、この通路は微細孔の集合体で構
成するようにしたものである。
第１回頭ないしくＯは本発明による半導体装ｌの冷却モ
ジュールの一実施例を示す説明図である。
ジュールの一実施例を示す説明図である。
まず、第１図（２）において、図示しない半導体チップ
の主表面に、当接されるべくＳｉＣセラミック２がある
。このＳｉＣセラミック２の前記半導体チップと当接さ
れる側にはメラライズ層４が形成されている。そして、
前記ＳｉＣセラミック２は接合層３を介して冷却ブロッ
クとなる熱交換体１と接合されている。前記熱交換体１
には冷却水路ｌＯが設けられ、その冷却水路１０の各端
部はベローズ６ｔ−介してハウジング７の給水ダクト８
および排水ダクト９に通じている。
の主表面に、当接されるべくＳｉＣセラミック２がある
。このＳｉＣセラミック２の前記半導体チップと当接さ
れる側にはメラライズ層４が形成されている。そして、
前記ＳｉＣセラミック２は接合層３を介して冷却ブロッ
クとなる熱交換体１と接合されている。前記熱交換体１
には冷却水路ｌＯが設けられ、その冷却水路１０の各端
部はベローズ６ｔ−介してハウジング７の給水ダクト８
および排水ダクト９に通じている。
前記熱交換体１の冷却水路１０は微細孔の集合体によ多
構成されているものであシ、第１図（ＣＩＫ示すように
、幅および深さが１００μｍの溝を片面あるいは両面に
たとえばノオトエッチングにょシ加工したＣｕの板４７
，４８．４９を接合面に低融点のＣｕ合金５０．５１を
数μｍの厚さに膜形成した後必要枚数積層し、真空炉中
で加圧加熱によって前記Ｃｕ合金を溶融して接合するこ
とによ膜形成されている。
構成されているものであシ、第１図（ＣＩＫ示すように
、幅および深さが１００μｍの溝を片面あるいは両面に
たとえばノオトエッチングにょシ加工したＣｕの板４７
，４８．４９を接合面に低融点のＣｕ合金５０．５１を
数μｍの厚さに膜形成した後必要枚数積層し、真空炉中
で加圧加熱によって前記Ｃｕ合金を溶融して接合するこ
とによ膜形成されている。
また、前記ＳｉＣセラミックスは、第１図■に示すよう
に、たとえば２ｍ角に切断し友ＳｔＣセラミックスを複
数個分割した形でＣｕ、Ｍｎの合金箔をインサート材と
し、前記熱交換体１に接合させている。
に、たとえば２ｍ角に切断し友ＳｔＣセラミックスを複
数個分割した形でＣｕ、Ｍｎの合金箔をインサート材と
し、前記熱交換体１に接合させている。
前記ＳｉＣセラミックスはべりリアを助剤として焼結し
たものであシ、熱伝導性がＡｔなみと高く、また電気絶
縁性も１０１２Ω’ｃｍ以上と高い性質をもっているも
のである。
たものであシ、熱伝導性がＡｔなみと高く、また電気絶
縁性も１０１２Ω’ｃｍ以上と高い性質をもっているも
のである。
このように構成した半導体装置の冷却モジュールは、そ
の冷却ブロックに２いて、半導体チップ側が、熱伝導率
が良好でかつ絶縁性の優れたＳｉＣセラミックによって
構成されているため、前記冷却ブロックの条件を満足し
得る。そして、前記冷却ブロックに水冷通路を設ける加
工の容易性を考慮して前記冷却ブロックはＳｉＣセラミ
ックのみの材料によって構・成せず、たとえばＣｕから
なる熱交換器とを組み合わせている。そして、前記熱交
換器にあっては、その熱交換率を向上させるため水冷通
路を微細孔の集合体として形成し、これによシ水との接
触面積を大ならしめている。
の冷却ブロックに２いて、半導体チップ側が、熱伝導率
が良好でかつ絶縁性の優れたＳｉＣセラミックによって
構成されているため、前記冷却ブロックの条件を満足し
得る。そして、前記冷却ブロックに水冷通路を設ける加
工の容易性を考慮して前記冷却ブロックはＳｉＣセラミ
ックのみの材料によって構・成せず、たとえばＣｕから
なる熱交換器とを組み合わせている。そして、前記熱交
換器にあっては、その熱交換率を向上させるため水冷通
路を微細孔の集合体として形成し、これによシ水との接
触面積を大ならしめている。
したがって、このようなことから、本実施例によれば、
冷却効率を大幅に向上させることができるようになる。
冷却効率を大幅に向上させることができるようになる。
また、本実施例では、熱交換器の水冷通路は溝が形成さ
れた複数の薄板の積層体で形成されるため、集合体から
なる微細孔はその数においてほぼ制限なく形成できるこ
とから冷却効率を大幅に向上させることができる。
れた複数の薄板の積層体で形成されるため、集合体から
なる微細孔はその数においてほぼ制限なく形成できるこ
とから冷却効率を大幅に向上させることができる。
さらに、本実施例では、ＳｉＣセラミック２を複数個分
割した形で、前記熱交換体ｌおよび半導体チップに接合
されているため、両者の熱膨張の差による応力歪みの緩
和をもたらすことができるようになる。すなわち、従来
にあっては、ＳｉＣセラミックは分割されていなく、第
５図に示すように、８ｉＣセラミツク３９にメタライズ
４１を施した後で、はんだ４０によ）接合するか、ある
いは第６図に示すように、Ｃｕ４２と８ｉＣセラミツク
４３０間に熱応力を緩和するバッファ材を挿入し、それ
ぞれろう材４５．４６で接合していたものであるが、い
ずれにおいても熱サイクルが加わつ几場合において、は
んだ４ｏやバッファ材４４が疲労破壊して熱伝導率が低
下するものであった。
割した形で、前記熱交換体ｌおよび半導体チップに接合
されているため、両者の熱膨張の差による応力歪みの緩
和をもたらすことができるようになる。すなわち、従来
にあっては、ＳｉＣセラミックは分割されていなく、第
５図に示すように、８ｉＣセラミツク３９にメタライズ
４１を施した後で、はんだ４０によ）接合するか、ある
いは第６図に示すように、Ｃｕ４２と８ｉＣセラミツク
４３０間に熱応力を緩和するバッファ材を挿入し、それ
ぞれろう材４５．４６で接合していたものであるが、い
ずれにおいても熱サイクルが加わつ几場合において、は
んだ４ｏやバッファ材４４が疲労破壊して熱伝導率が低
下するものであった。
第２図は、ＳｉＣセラミックの加工の他の実施例を示す
。図に−おいて、冷却ブロックと同じ寸法のＳｉＣセラ
ミックの熱交換体と接合する側に、幅が狭くて切込みの
深い溝を数耐ピンチで設けている。
。図に−おいて、冷却ブロックと同じ寸法のＳｉＣセラ
ミックの熱交換体と接合する側に、幅が狭くて切込みの
深い溝を数耐ピンチで設けている。
本実施例によれば、熱交換体とＳｉＣセラミックの熱膨
張差を前記溝で緩和できるため、両者の継手部に発生す
る熱応力を低減できる。また、ＳｉＣセラミックの低面
に蒸着によりメタライズする時に、マスクなどの処置を
しなくても、熱交換体と冷却ブロックの間が導通する心
配がない、。
張差を前記溝で緩和できるため、両者の継手部に発生す
る熱応力を低減できる。また、ＳｉＣセラミックの低面
に蒸着によりメタライズする時に、マスクなどの処置を
しなくても、熱交換体と冷却ブロックの間が導通する心
配がない、。
第３図は、ＳｉＣセラミックの加工のさらに他の実施例
を示す。図において、ＳｉＣセラミックは数鵡角に小さ
く切断されているが、その切断面に段差を設けて組合せ
ている。この場合Ｃｕ側に空隙を設けることもできる。
を示す。図において、ＳｉＣセラミックは数鵡角に小さ
く切断されているが、その切断面に段差を設けて組合せ
ている。この場合Ｃｕ側に空隙を設けることもできる。
本実施例によれば、第２図の実施例と同様の効果が得ら
れる。
れる。
第４図は、本発明を半導体装置に適用した実施例を示す
。図において、多層配線基板３６上には、３ｉのＬ８Ｉ
チップ３０がはんだ３２によ多接続されて搭載されてい
る。その半導体モジュール上に、本発明による冷却ブロ
ック２３．ベローズ２４、水冷ダクト２６．２７を設け
たハウジング２５から成る冷却モジュールを、低融点は
んだ３４で気密接合している。また、各ＬＳＩテップ３
０と各冷却ブロック２３は、メタライズ層２２゜２９を
介して低融点はんだ２８によって金属的に結合されてい
る。各冷却ブロックには給水用水冷ダクト２６から液＠
２０Ｃの冷却水が定常的に供給され、ＬＳＩチップで発
生し比熱を効率的に奪ってＬＳＩチップの温度上昇を防
いでいる。
。図において、多層配線基板３６上には、３ｉのＬ８Ｉ
チップ３０がはんだ３２によ多接続されて搭載されてい
る。その半導体モジュール上に、本発明による冷却ブロ
ック２３．ベローズ２４、水冷ダクト２６．２７を設け
たハウジング２５から成る冷却モジュールを、低融点は
んだ３４で気密接合している。また、各ＬＳＩテップ３
０と各冷却ブロック２３は、メタライズ層２２゜２９を
介して低融点はんだ２８によって金属的に結合されてい
る。各冷却ブロックには給水用水冷ダクト２６から液＠
２０Ｃの冷却水が定常的に供給され、ＬＳＩチップで発
生し比熱を効率的に奪ってＬＳＩチップの温度上昇を防
いでいる。
本実施例によれば、ＬＳＩチップの動作回路面から冷却
水までの熱抵抗を０．５ Ｃ／ ｗ以下に下げられるた
め、ＬＳＩチップの最大発熱量が６０Ｗであってもチッ
プ温度を５００に保つことができ、半導体モジュールを
正常に動作させることが可能である。このため、大集積
化したＬＳＩを用いて半導体モジュールを構成できるた
め、実装密度を大幅に向上できる。また、冷却ブロック
はハウジングとベローズを介して接続されているためハ
ウジングに対して動きがフリーであり、ＬＳＩチップに
引張や圧縮などの荷重をかけることがない。
水までの熱抵抗を０．５ Ｃ／ ｗ以下に下げられるた
め、ＬＳＩチップの最大発熱量が６０Ｗであってもチッ
プ温度を５００に保つことができ、半導体モジュールを
正常に動作させることが可能である。このため、大集積
化したＬＳＩを用いて半導体モジュールを構成できるた
め、実装密度を大幅に向上できる。また、冷却ブロック
はハウジングとベローズを介して接続されているためハ
ウジングに対して動きがフリーであり、ＬＳＩチップに
引張や圧縮などの荷重をかけることがない。
このため、基板とＬ８Ｉチップを接続しているはんだ部
の寿命が向上し、半導体装置としての信頼性向上が望め
る。
の寿命が向上し、半導体装置としての信頼性向上が望め
る。
以上説明したことから明らかなように、本発明による半
導体装置の冷却モジュールによれば、その冷却ブロック
は、半導体チップ側において電気絶縁性で熱伝導の良好
なＳｉＣセラミックとこのセラミックに接合された金属
材とで形成されていることから前記半導体チップとは絶
縁性が図れ、また前記金属材には水冷用の通路が形成さ
れ、この通路は微細孔の集合体で構成されていることか
ら、前記８ｉＣセラミツクとともに放熱効果が優れるよ
うになる。
導体装置の冷却モジュールによれば、その冷却ブロック
は、半導体チップ側において電気絶縁性で熱伝導の良好
なＳｉＣセラミックとこのセラミックに接合された金属
材とで形成されていることから前記半導体チップとは絶
縁性が図れ、また前記金属材には水冷用の通路が形成さ
れ、この通路は微細孔の集合体で構成されていることか
ら、前記８ｉＣセラミツクとともに放熱効果が優れるよ
うになる。
第１回頭ないしくＯは本発明による半導体装置の冷却モ
ジュールの一実施例を示す構成図、第２図、および第３
図はそれぞれ本発明による他の実施例を示す説明図でＳ
ｉＣセラミック部を示す図、第４図はそれぞれ本発明に
よる他の実施例を示す構成図、半導体チップを搭載し友
場合の説明図、第５図およびｇ６図はそれぞれ従来にお
ける金属と８ｉＣセラミツクの接合構造を示す図である
。 １．１１・・・熱交換体、２．１２・・・ＳｉＣセラミ
ック、３．１３・・・接合層、４．１４・・・メタ２イ
ズ層、５・・・冷却ブロック、６・・・ベローズ、７・
・・ハウジング、８・・・給水ダクト、９・・・排水ダ
クト、１０・・・給水ダクト、３０・・・ＬＳＩチップ
、３６・・・多層配線基板。
ジュールの一実施例を示す構成図、第２図、および第３
図はそれぞれ本発明による他の実施例を示す説明図でＳ
ｉＣセラミック部を示す図、第４図はそれぞれ本発明に
よる他の実施例を示す構成図、半導体チップを搭載し友
場合の説明図、第５図およびｇ６図はそれぞれ従来にお
ける金属と８ｉＣセラミツクの接合構造を示す図である
。 １．１１・・・熱交換体、２．１２・・・ＳｉＣセラミ
ック、３．１３・・・接合層、４．１４・・・メタ２イ
ズ層、５・・・冷却ブロック、６・・・ベローズ、７・
・・ハウジング、８・・・給水ダクト、９・・・排水ダ
クト、１０・・・給水ダクト、３０・・・ＬＳＩチップ
、３６・・・多層配線基板。
Claims (1)
- １、配線基板上に搭載された半導体チップと、この半導
体チップの主表面に接合された冷却ブロックを備えてな
り、この冷却ブロックは、前記半導体チップ側において
電気絶縁性で熱伝導の良好なＳｉＣセラミックとこのＳ
ｉＣセラミックに接合された金属材とで形成され、この
金属材には水冷用の通路が形成され、この通路は微細孔
の集合体で構成されていることを特徴とする半導体装置
の冷却モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7178785A JPS61230345A (ja) | 1985-04-04 | 1985-04-04 | 半導体装置の冷却モジユ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7178785A JPS61230345A (ja) | 1985-04-04 | 1985-04-04 | 半導体装置の冷却モジユ−ル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61230345A true JPS61230345A (ja) | 1986-10-14 |
| JPH0573064B2 JPH0573064B2 (ja) | 1993-10-13 |
Family
ID=13470633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7178785A Granted JPS61230345A (ja) | 1985-04-04 | 1985-04-04 | 半導体装置の冷却モジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61230345A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013098423A (ja) * | 2011-11-02 | 2013-05-20 | Mitsubishi Materials Corp | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、及び、パワーモジュール用基板の製造方法 |
-
1985
- 1985-04-04 JP JP7178785A patent/JPS61230345A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013098423A (ja) * | 2011-11-02 | 2013-05-20 | Mitsubishi Materials Corp | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、及び、パワーモジュール用基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0573064B2 (ja) | 1993-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3254001B2 (ja) | 半導体モジュール用の一体化放熱器 | |
| US5051865A (en) | Multi-layer semiconductor device | |
| JP3815239B2 (ja) | 半導体素子の実装構造及びプリント配線基板 | |
| JP2548602B2 (ja) | 半導体実装モジュール | |
| JP2015173301A (ja) | 両面冷却式電力用被覆層付き電力モジュール | |
| JPS61201452A (ja) | 集積回路チツプ冷却装置 | |
| JP2818746B2 (ja) | 集積回路の冷却方法 | |
| CN110114872A (zh) | 用于电器件的载体衬底和用于制造载体衬底的方法 | |
| JPH077282A (ja) | 回路部品をパックする装置 | |
| JP2004022973A (ja) | セラミック回路基板および半導体モジュール | |
| JPH08316382A (ja) | 半導体ダイから熱を除去するための電子モジュールおよびその製造方法 | |
| JPS5987893A (ja) | 配線基板とその製造方法およびそれを用いた半導体装置 | |
| US11776875B2 (en) | Systems including a vapor chamber as the heat spreading substrate of a power device embedded in a PCB and methods of forming the same | |
| US20200312740A1 (en) | Low thermal resistance power module packaging | |
| JPS61230345A (ja) | 半導体装置の冷却モジユ−ル | |
| US11812550B2 (en) | Embedding method of a flat heat pipe into PCB for active device cooling | |
| JP3193142B2 (ja) | 基 板 | |
| JPS61279157A (ja) | 半導体装置の冷却装置 | |
| JPS6229151A (ja) | 半導体装置の冷却モジユ−ル | |
| TW202032874A (zh) | 半導體雷射光源裝置 | |
| JPH0714029B2 (ja) | 電力用半導体素子 | |
| JPH0677368A (ja) | 半導体装置およびその製造方法 | |
| JPH104219A (ja) | ペルチェ素子 | |
| JP3170005B2 (ja) | セラミック回路基板 | |
| JPS63224242A (ja) | 熱伝達装置 |