JPS61228669A - シヨツトキバリアダイオ−ド - Google Patents

シヨツトキバリアダイオ−ド

Info

Publication number
JPS61228669A
JPS61228669A JP6971085A JP6971085A JPS61228669A JP S61228669 A JPS61228669 A JP S61228669A JP 6971085 A JP6971085 A JP 6971085A JP 6971085 A JP6971085 A JP 6971085A JP S61228669 A JPS61228669 A JP S61228669A
Authority
JP
Japan
Prior art keywords
layer
guard ring
semiconductor layer
metal layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6971085A
Other languages
English (en)
Inventor
Norio Edane
江種　則雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP6971085A priority Critical patent/JPS61228669A/ja
Publication of JPS61228669A publication Critical patent/JPS61228669A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ショットキバリアダイオードに関する。
（従来の技術） 一般にショットキバリアダイオードは、半導体基板上に
絶縁膜が形成され、この絶縁膜に形成された窓を介して
半導体基板上に金属層が形成されて構成されている。し
たがって、このような構成のショットキバリアダイオー
ドでは、逆方向電圧の印加時には、ショットキ接触によ
る空乏層が、その窓の周囲の金属層の端面に電界集中を
生じさせやすいようなパターンに広がることが知られて
いる。このようにして金属層の端面での電界集中が生じ
ると該ダイオードは、比較的低い逆方向電圧であるにも
拘わらずその端面部分での高い電界により容易に降伏し
てしまい、実質的にそのツェナ降伏電圧を相当程度にま
で低下させてしまう。
このような不都合をなくすために、従来では第２図のよ
うなショットキバリアダイオードが提案されている。第
２図において、符号３は、ｎ型シリコン基板２の上面に
エピタキシャル成長されたｎ型半導体層、４は金属層、
５は酸化シリコンによる絶縁膜、６は電極である。
７は、酸化膜５により形成された開口部８の周縁に沿つ
て半導体層３表面に拡散により形成されたｐ型のガード
リング層である。
このガードリング層７は、半導体層３との間でｐｎ接合
を形成する。そして、逆方向電圧がこのダイオードに加
えられた場合には、ショットキ接触にょる空乏層とこの
ガードリング層７により形成されるｐｔ＋接合による空
乏層とが重なるようにさせている。したがって、この両
空乏層が重なった場合には、金属層４の端面に電界集中
が生じることがなくなり、その結果、ダイオードの降伏
電圧を高くすることが可能となる。
（発明が解決しようとする問題点） しかしながら、このような構成を有する従来例の場合で
は、金属層４とガードリング層７とが直接接触する上う
な構造であるので、金属電極６と半導体層３との間に逆
方向電圧を加えると、ガードリング層７によるｐｎ接合
部分に対して金属層４から少数キャリアが注入される。
このような少数キャリアの注入が生じると、ガードリン
グ層７のホールと前記電子との再結合による蓄積電荷が
ガードリング層７に生じ、これによりダイオードの高周
波特性を劣化させてしまうという問題点があった。
本発明は、このような事情に鑑みてなされたものであっ
て、エツジ効果によるツェナ降伏電圧の低下を効果的に
防止することができるとともに、優れた高周波特性を有
するショットキバリアダイオードを提供することを目的
とする。
（問題点を解決するための手段） 本発明では、このような目的を達成するために、ガード
リング層を、半導体層に形成された絶縁膜の下に絶縁膜
の開口部において半導体層と接触する金属層とは接しな
いように形成し、逆方向電圧の印加時には、ガードリン
グ層により半導体基板内に形成されるｐｎ接合による空
乏層とショットキ接触による空乏層とが重なるようにし
た。
（実施例） 以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第１図は、本発明の実施例に係る構造断面図であ
り、第２図に対応するものには同一の符号を付す。
第１図において、符号３は半導体基板２上にエピタキシ
ャル成長された低濃度のａｌｌ半導体層であり、４は金
属層、５は５ｉｌｌの絶縁膜、６は金属電極である。
７は拡散により形成されたｐ型のガードリング朧である
。ガードリング層７は、図示するように絶縁膜５の下で
あってかつ金属層４とは重ならない位置に形成される。
８は半導体層３上の絶縁膜５の開口部である。これによ
り、ガードリング層７は金属層４に接しないように形成
されている。
このような構成のダイオードにおいて、逆方向の電圧が
印加された場合に、ガードリング層７により半導体層３
に形成されるｐｎ接合にょる空乏層ａ２は、ショットキ
接触による空乏層ａｌと重なる上うになっている。この
重なりにより、金属層４の端面に電界集中の発生が防止
されることになる。
しかも、この場合、ガードリング層７により形成される
ｐｎ接合が、金属層４に達していないため、少数キャリ
アの注入は起こらず、その結果、ダイオードの高周波特
性の劣化を防止することができる。
（発明の効果） 以上のように本発明によれば、ガードリング層が、金属
層に接しないように形成したので、少数キャリアの注入
を生じることがなくなり、その結果ダイオードとしての
高周波特性が劣化することがなくなる。また、この場合
本発明によれば、ガードリング層により半導体基板内に
形成されるｐｎ接合による空乏層と、ショットキ接触に
よる空乏層とが重なるように構成されているので、エツ
ジ効果による前記金属層の端面での電界集中を防止する
ことができ、ツェナ降伏電圧が低下することもないもの
である。
【図面の簡単な説明】
第１図は本発明の実施例の構造断面図、第２図は従来例
の構造断面図である。 ３はｎ型半導体層、４は金属層、５は絶縁膜、７はガー
ドリング層、８は開口部。

Claims (1)

    【特許請求の範囲】
  1. （１）半導体層上の絶縁膜の開口部で金属層が前記半導
    体層と接触し、前記開口部の周縁に沿って前記半導体層
    表面に、ガードリング層が形成されたショットキバリア
    ダイオードにおいて、 前記ガードリング層が前記金属層に接しないように形成
    されたことを特徴とするショットキバリアダイオード。
JP6971085A 1985-04-01 1985-04-01 シヨツトキバリアダイオ−ド Pending JPS61228669A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6971085A JPS61228669A (ja) 1985-04-01 1985-04-01 シヨツトキバリアダイオ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6971085A JPS61228669A (ja) 1985-04-01 1985-04-01 シヨツトキバリアダイオ−ド

Publications (1)

Publication Number Publication Date
JPS61228669A true JPS61228669A (ja) 1986-10-11

Family

ID=13410660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6971085A Pending JPS61228669A (ja) 1985-04-01 1985-04-01 シヨツトキバリアダイオ−ド

Country Status (1)

Country Link
JP (1) JPS61228669A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418185A (en) * 1993-01-21 1995-05-23 Texas Instruments Incorporated Method of making schottky diode with guard ring
JP2001352080A (ja) * 2000-04-18 2001-12-21 Agere Systems Guardian Corp セルフ・アライン型ゲーテッド・ショットキー・ダイオードのガード・リングの構造

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5121747A (ja) * 1974-08-16 1976-02-21 Hitachi Ltd Koteideetahatsuseihoshiki
JPS57126172A (en) * 1981-01-27 1982-08-05 Toshiba Corp Schottky barrier diode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5121747A (ja) * 1974-08-16 1976-02-21 Hitachi Ltd Koteideetahatsuseihoshiki
JPS57126172A (en) * 1981-01-27 1982-08-05 Toshiba Corp Schottky barrier diode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418185A (en) * 1993-01-21 1995-05-23 Texas Instruments Incorporated Method of making schottky diode with guard ring
US5539237A (en) * 1993-01-21 1996-07-23 Texas Instruments Incorporated Schottky diode with guard ring
JP2001352080A (ja) * 2000-04-18 2001-12-21 Agere Systems Guardian Corp セルフ・アライン型ゲーテッド・ショットキー・ダイオードのガード・リングの構造

Similar Documents

Publication Publication Date Title
US4134123A (en) High voltage Schottky barrier diode
US5629552A (en) Stable high voltage semiconductor device structure
CA1037160A (en) Semiconductor device having at least one pn junction and channel stopper surrounded by a protective conducting layer
CA1218759A (en) Semiconductor overvoltage suppressor with exactly adjustable triggering voltage
JPH07115189A (ja) 絶縁ゲート型バイポーラトランジスタ
JPH04283968A (ja) 絶縁ゲート型バイポーラトランジスタ
JPH0766433A (ja) 半導体整流素子
JP4122113B2 (ja) 高破壊耐量電界効果型トランジスタ
US5986289A (en) Surface breakdown bidirectional breakover protection component
JPH06283727A (ja) 電力用半導体素子
JPS61228669A (ja) シヨツトキバリアダイオ−ド
GB1569726A (en) Planar-type semiconductor device
US20160104614A1 (en) Semiconductor Device and a Method of Manufacturing Same
JP2000294805A (ja) ショットキバリアダイオード及びその製造方法
JPH03276679A (ja) ショットキーバリアダイオード
JP3234677B2 (ja) ラテラル型フォトトライアック
JPH04233281A (ja) 半導体装置
JPH06163878A (ja) 半導体装置
JPS63138766A (ja) 半導体素子
JPH05275719A (ja) 半導体素子およびその製造方法
KR950012739B1 (ko) 이에스디(esd) 보호장치
JPS6335112B2 (ja)
KR0163929B1 (ko) 제너 다이오드를 갖는 반도체 장치
JP2852557B2 (ja) 半導体装置
KR100222027B1 (ko) 게이트 턴오프 사이리스터 제조방법