JPS6122814B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、情報処理装置、特に操作卓とインタ
フエース制御回路を含む情報処理装置に関する。

一般の情報処理装置は手操作でシステムと対話
するべく、指令情報に応じて発生しモード指示信
号および入力データ信号から成る供給信号を入力
するため鍵盤装置と該供給信号に対する中央処理
装置、入出力制御装置および主記憶装置の応答信
号を表示する表示装置とからなる操作卓を含み下
記に示すような機能を有している。

システム内の全装置（中央処理装置、入出力
制御装置、主記憶装置、システムインタフエー
ス制御回路）を初期設定するシステムイニシヤ
ライズ機能。

入出力制御装置の装置番号及びチヤネル番号
を鍵盤上に設定し、中央処理装置番号を指定し
て初期プログラムをロードする機能。

システム構成制御情報を中央処理装置、入出
力制御装置、主記憶装置へ設定あるいは操作卓
への表示機能。

中央処理装置への外部割込機能。

中央処理装置、入出力制御装置の障害状態、
プログラム監視等ステータス情報の表示機能。

上記の機能を実現するために、供給信号が中央
処理装置および入出力制御装置などの応答履行装
置や主記憶装置へ適時に転送され応答信号が返さ
れる。

また中央処理装置および入出力制御装置からの
一般の主記憶装置の読出し書込みを制御するため
に主記憶アクセス制御回路がある。

従来の情報処理装置は、上記に示す機能を実現
するため指令情報に応じて発生するモード指示信
号および入力データ信号から成る供給信号を中央
処理装置、入出力制御装置、主記憶装置との間に
個別に設けられたシステムインタフエース線に出
力し応答信号を表示する操作卓と、システムイン
タフエース線により供給信号を受信しモード指示
信号により入力データ信号に対して処理を行い応
答信号を発生してシステムインタフエース線によ
り上記操作卓へ返送する応答履行装置と、応答履
行装置の中に回路として含まれるか装置として独
立していて応答履行装置から主記憶装置へ接続さ
れるメモリインタフエース線を中継し主記憶装置
の読出し書込みを制御する主記憶アクセス制御回
路とを含んで構成されていた。

このような構成では操作卓から各装置へ接続さ
れるシステムインタフエース線の本数および該線
に付帯するドライバーおよびレシーバ回路数が多
く、ひいては装置原価を高くするという欠点があ
つた。

本発明の目的はシステムインタフエース線の本
数とこれに付帯するドライバーおよびレシーバ回
路を削減することによつて金物量を削減した情報
処理装置を提供することにある。

本発明の情報処理装置は指令情報に応じて発生
するモード指示信号および入力データ信号から成
る供給信号を一組のみのシステムインタフエース
線に出力し該線から供給される応答信号を表示す
る操作卓と、前記モード指示信号に応じて選択さ
れた起動信号線に起動信号を出力する応答履行判
別回路と前記システムインタフエース線を介して
前記操作卓との間で行われらる前記供給信号およ
び前記応答信号の授受の制御ならびに主記憶装置
の読出し書込む制御を主記憶アクセス制御回路と
を含むシステムインタフエース制御装置と、前記
起動信号線を介して前記起動信号を受信時には前
記主記憶アクセス制御回路および主記憶装置との
間で授受する情報の転送のために前記主記憶アク
セス制御回路との間に設けられたメモリインタフ
エース線を介して前記供給信号を受信し前記モー
ド指示信号に応じて前記入力データ信号に対して
処理を行い前記応答信号を発生して前記メモリイ
ンタフエース線により返送する応答履行装置とを
含んで構成される。

次に、本発明の実施例について図面を参照して
詳細に説明する。

第１図は本発明の情報処理装置の一実施例を示
すブロツク図である。

１は操作卓であり、システムと対話するための
鍵盤装置と、構成制御等の応答信号を表示する表
示装置とからなつている。

システムインタフエース制御装置２は中央処理
装置３、入出力制御装置４、主記憶装置５とはシ
ステムインタフエース線ｂ、システムインタフエ
ース線ｃ、メモリシステムインタフエース線ｄ、
操作卓１とはシステムインタフエース線ａを介し
てそれぞれインタフエースを有しシステムの構
成、主記憶アクセス装置間インタフエースを一括
して制御する。

第２図は第１図に示すシステムインタフエース
制御装置を示すブロツク図である。

第１図のシステムインタフエース線ａは本図で
はシステムインタフエース線１０６，１０７に、
システムインタフエース線ｂは信号線１００とメ
モリインタフエース線１０２に、システムインタ
フエース線ｃは信号線１０１とメモリインタフエ
ース線１０３に分解されメモリインタフエース線
ｄは１０４と等価である。

動作コード受信レジスタ８は操作卓１からのコ
ード化された供給信号である動作指示信号をシス
テムインタフエース線１０６を介して受信する。
動作コード受信レジスタ８の出力８′は２入力選
択回路１３の１入力に入力されている。

２入力選択回路１３の他入力には保守診断制御
装置１５からの信号が入力される。２入力選択回
路１３の出力はデコーダ６にアドレスされる。

デコーダ６は操作卓１からの動作指示信号に応
じて操作卓１への応答履行装置である中央処理装
置３、入出力制御装置４を判別するデコーダでこ
の出力は出力保持レジスタ７へ入力される。

出力保持レジスタ７の出力はそれぞれ信号線１
００，１０１を経由して中央処理装置３、入出力
制御装置４のフアームウエアへ割出要求をする。

主記憶装置アクセス制御回路１２は中央処理装
置３、入出力制御装置４からの主記憶への読出し
書込みリクエストを制御する。主記憶装置アクセ
ス制御回路１２と中央処理装置３、入出力制御装
置４、主記憶装置５とのインタフエース線である
メモリインターフエーズ線はそれぞれ１０２，１
０３，１０４で示されている。

９は操作卓１へ応答コード信号を送出する応答
コード送出レジスタであり、システムインタフエ
ース線１０７を経由して操作卓１へ応答コードを
返す。

１０は各装置の障害状態等システム的な状態を
表示するシステム状態表示レジスタである。

１１はマルチプロセシングモード等のモード類
を表示するモード表示レジスタである。

主記憶装置アクセス制御回路１２は、中央処理
装置３、入出力制御装置４のフアームウエアから
システムインタフエース制御装置２内の動作コー
ド受信レジスタ８、応答コード送出レジスタ９、
システム状態表示レジスタ１０およびモード制御
レジスタ１１の読出しまたは書込み動作を制御す
る。動作コード受信レジスタ８、応答コード送出
レジスタ９、システム状態表示レジスタ１０およ
びモード制御レジスタ１１への読出し、書込み動
作は主記憶へのメモリインタフエース線１０２，
１０３を流用して主記憶への読出し、書込みリク
エストへの追加機能として制御される。動作コー
ド受信レジスタ８、応答コード送出レジスタ９、
システム状態表示レジスタ１０およびモード制御
レジスタ１１の読出しは当該レジスタの４出力を
選択する４入力選択回路１４の出力を信号線１０
８を経由し主記憶装置アクセス制御回路１２の制
御下で中央処理装置３あるいは入出力制御装置４
へ転送することにより行なわれる。動作コード受
信レジスタ８、応答コード送出レジスタ９、シス
テム状態表示レジスタ１０およびモード制御レジ
スタ１１への書込みは主記憶装置アクセス制御回
路１２の制御下で信号線１０９を経由して書込み
データを前記４レジスタ８，９，１０，１１のい
ずれかに書込むことにより行なわれる。

次に図３に示されている操作卓１からの動作指
示から応答を返す迄のタイムチヤートを参照して
動作を説明する。

操作卓１からの動作指示信号１０６′やタイミ
ングｔ１でシステムインタフエース線ａを介して
システムインタフエース制御信号２へ送出される
とシステムインタフエース線１０６からシステム
インタフエース制御装置２の動作コード受信レジ
スタ８へ入力され、動作コード８′が保持され
る。動作指示信号１０６′は初期プログラムロー
ド機能、外部割込機能、各装置の構成制御情報に
対する設定、表示機能、各装置のステータス情報
の表示機能等の各種機能をコード化したものでモ
ード指示信号と入力データ信号とからなる。

タイミングｔ２では２入力選択回路がアクセス
信号１３′をデコーダ６へ出力しデコーダ６への
アクセスが行なわれる。デコーダ６では動作コー
ド受信レジスタ８からモード指示信号をとり入れ
該信号を分析することによつて操作卓１への応答
を履行する装置を決定して、その信号を出力保持
レジスタ７へ出力する。

タイミングｔ３では出力保持レジスタ７の出力
がデコーダ６での分析結果に応じて信号線１０
０，１０１を経由してそれぞれ中央処理装置３ま
たは入出力制御装置４のフアームウエアへ割出し
要求１００，１０１′を送出する。本例では中央
処理装置３へ割出し要求が出された場合をとりあ
げて説明するが、入出力制御装置４へ出された場
合も同様な手順で処理されていく。中央処理装置
３のフアームウエアへの割出受付は中央処理装置
の命令が終了する時に行なわれるので命令の終了
時迄待合わせられる。

タイミングtmで割出しが受付けられると中央
処理装置は割出し要求受付信号２００が出力し、
メモリインタフエース線１０２を介して主記憶ア
クセス制御回路１２を働かせ、４入力選択回路１
４および信号線１０８を介して動作コード８′を
読出させる。中央処理装置のフアームウエアはモ
ード指示信号を判定し動作内容を判別し、タイミ
ングｔ（ｍ＋１）でコードを作成するサイクルに
移行する。応答コード作成後メモリインタフエー
ス線１０２を介して主記憶装置アクセス制御回路
１２を働かせ、信号線１０９をつうじてタイミン
グtnに応答コード送出レジスタ９に応答コードを
書込むリクエストを送出する。タイミングｔ（ｎ
＋１）では操作卓１へシステムインタフエース線
１０７を経由して応答コード１０７′を返す。

本実施例による第１の効果は、供給信号および
応答信号をコード化することによつて操作卓とシ
ステム制御装置との間のシステムインタフエース
線の数およびこれに付帯するドライバーおよびレ
シーバ回路数を削減できる点である。

本実施例による第２の効果は、中央処理装置や
入出力制御装置のフアームウエアの情報を変更す
ることにより、操作卓の機能追加や変更に容易に
対処できる点である。

本実施例による第３の効果は、デコーダを書換
え可能なメモリで構成することにより、操作卓の
機能追加や変更に容易に対処できる点である。

本発明の情報処理装置は、システムインタフエ
ース制御回路や主記憶アクセス制御回路を各所に
装備する代りに、装置として統合化し、該装置と
操作卓との間は一組インタフエース線で接続さ
れ、応答履行装置との間は一般に主記憶読出し書
込み線を流用できるように構成することによつ
て、インタフエース線およびこれに付帯するドラ
イバーおよびレシーバ回路数が削減できるという
効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を含むブロツク図、
第２図は第１図に示すシステムインタフエース制
御装置を示すブロツク図、第３図は第１図および
第２図に示す実施例の動作を説明するタイムチヤ
ートである。 １……操作卓、２……システムインタフエース
制御装置、３……中央処理装置、４……入出力制
御装置、５……主記憶装置、６……デコーダ、７
……出力保持レジスタ、８……動作コード受信レ
ジスタ、９……応答コード送出レジスタ、１０…
…システム状態表示レジスタ、１１……モード表
示レジスタ、１２……主記憶装置アクセス制御回
路、１３……２入力選択回路、１４……４入力選
択回路、１５……保守診断制御装置、１００，１
０１，１０８，１０９……信号線、ｄ，１０２，
１０３，１０４……メモリインタフエース線、１
０５……診断制御信号線、ａ，ｂ，ｃ，１０６，
１０７……システムインタフエース線、ｔ……１
マシンサイクル、１０６′……動作指示信号、ｔ
１，ｔ２，ｔ３，ｔ４，tm＋ｔ（ｍ＋１），ｔ
（ｍ＋２），tn，ｔ（ｎ＋１）……タイミング、
８′……動作コード、１３′……アクセス信号、１
００′……中央処理装置への割出し要求信号、１
０７′……応答コード、２００……割出し要求受
付信号、３００……応答コード作成信号。

Claims (1)

【特許請求の範囲】
1. １ 指令情報に応じて生するモード指示信号およ
   び入力データ信号から成る供給信号を一組のみの
   システムインタフエース線に出力し該線から供給
   される応答信号を表示する操作卓と、前記モード
   指示信号に応じて選択された起動信号線に起動信
   号を出力する応答履行判別回路と、前記システム
   インタフエース線を介して前記操作卓との間で行
   われる前記供給信号および前記応答信号の授受の
   制御ならびに主記憶装置の読出し書込み制御を行
   う主記憶アクセス制御回路とを含むシステムイン
   タフエース制御装置と、前記起動信号線を介して
   前記起動信号を受信時には前記主記憶アクセス制
   御回路および主記憶装置との間で授受する情報の
   転送のために前記主記憶アクセス制御回路との間
   に設けられたメモリインタフエース線を介して前
   記供給信号を受信し前記モード指示信号に応じて
   前記入力データ信号に対して処理を行い前記応答
   信号を発生して前記メモリインタフエース線によ
   り返送する応答履行装置とを含むことを特徴とす
   る情報処理装置。