JPS61225907A - Feedback amplifier - Google Patents
Feedback amplifierInfo
- Publication number
- JPS61225907A JPS61225907A JP6678985A JP6678985A JPS61225907A JP S61225907 A JPS61225907 A JP S61225907A JP 6678985 A JP6678985 A JP 6678985A JP 6678985 A JP6678985 A JP 6678985A JP S61225907 A JPS61225907 A JP S61225907A
- Authority
- JP
- Japan
- Prior art keywords
- output
- potential
- differential amplifier
- input terminal
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、電子機器に於ける帰還増幅器に関する。[Detailed description of the invention] [Technical field of invention] The present invention relates to feedback amplifiers in electronic equipment.
従来、一般に電子機器に於いては、帰還増幅器がしばし
ば用いられている。このような帰還増幅器は、閉ループ
ゲインが目標とする閉ループゲインに比べ十分に大きな
領域では、帰還量により【閉ループゲインが決定される
。例えば、そのような帰還増幅器の例が、ＰＡＵＬ Ｒ
，ＧＲＡＹとＲＯＢＥＲＴ Ｇ、 ＭＥＹＥＲのｒＡ
ｎａｌｙｓｌｓ ａｎｄ Ｄｅｓｉｇｎｏｆ Ａｎａｌ
ｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｌｔｓＪ （
ＪＯＨＮＷＩＬＥＹ ＆ ５ＯＮＳ社）の第３２１頁乃
至第３２３頁に記載されている。すなわち、第５図に示
すように、増幅器Ａｍｐ １の反転入力端１０が抵抗Ｒ
１を介して接地されると共に抵抗Ｒ２を介して増幅器Ａ
ｍｐ １の出力端１２に接続されている。従って、この
回路は、帰還量が抵抗Ｒ１とＲ２で決定される帰還増幅
器１４である。Conventionally, feedback amplifiers have often been used in electronic equipment. In such a feedback amplifier, in a region where the closed-loop gain is sufficiently larger than the target closed-loop gain, the closed-loop gain is determined by the amount of feedback. For example, an example of such a feedback amplifier is the PAUL R
, GRAY and ROBERT G, MEYER's rA
Nalysls and Design of Anal
og Integrated C1rcultsJ (
JOHNWILEY & 5ONS), pages 321 to 323. That is, as shown in FIG. 5, the inverting input terminal 10 of the amplifier Amp 1 is connected to the resistor R.
1 and to the amplifier A through resistor R2.
It is connected to the output end 12 of mp1. Therefore, this circuit is a feedback amplifier 14 whose amount of feedback is determined by resistors R1 and R2.
今、増幅器Ａｍｐ １の非反転入力端１６、即ち帰還増
幅器１４の入力端ｖ１がｖ、１にバイアスされ、入力信
号町。が印加されると、帰還増幅器１イの出力端Ｖ。の
電圧Ｖ。Ｕ’ｒは、となる。Now, the non-inverting input terminal 16 of the amplifier Amp 1, ie, the input terminal v1 of the feedback amplifier 14, is biased to v,1, and the input signal voltage V1 is biased to V1. is applied, the output terminal V of the feedback amplifier 1a. voltage V. U'r becomes.
上記のような場合、（１）式かられかるように、出力端
ｖ０の電圧Ｖ。。、は入力端Ｖ□の電圧（ｖ８．＋υｉ
ｎ）の（Ｒ１＋Ｒ２） ／ Ｒ１倍となる。即ち、出力
バイアス電位も入力バイアス電位のダイン倍となり、入
力バイアス電位と出力・々イアスミ位を独立に設定でき
ず、従って前段及び次段との結合に於いて、少ない設計
の自由度しか得られなかった。In the above case, as can be seen from equation (1), the voltage V at the output terminal v0. . , is the voltage at the input terminal V□ (v8.+υi
n) is (R1+R2)/R1 times. In other words, the output bias potential is also dyne times the input bias potential, and the input bias potential and output bias level cannot be set independently, and therefore only a small degree of freedom in design can be obtained in connection with the previous and next stages. There wasn't.
また、高ｒインを得るためには、電源電圧を高くしなけ
ればならないという欠点も有していた。Another drawback is that the power supply voltage must be increased in order to obtain a high r-in.
本発明は上記の点に鑑みて成されたもので、出力バイア
ス電位がゲインと独立に設定できる帰還増幅器を提供す
ることを目的とする。The present invention has been made in view of the above points, and an object of the present invention is to provide a feedback amplifier in which the output bias potential can be set independently of the gain.
〔発明の概要〕
すなわち、本発明による帰還増幅器は、増幅器の出力バ
イアス電位と、任意に与えた電位とを比較し、出力バイ
アス電位が任意に与えた電位と等しくなるように、増幅
器に帰還をかけるようにしたものである。[Summary of the Invention] That is, the feedback amplifier according to the present invention compares the output bias potential of the amplifier with an arbitrarily applied potential, and applies feedback to the amplifier so that the output bias potential becomes equal to the arbitrarily applied potential. This is what I tried to do.
以下図面を参照して本発明の一実施例を説明する。第１
図はその構成を示すもので、第１０差動増幅器Ａｍｐ
１の出力端１２が抵抗Ｒ１及びＲ２を介して接地されて
いる。この抵抗Ｒ１とＲ２の接続点は、前記差動増幅器
Ａｍｐ １の反転入力端１０に接続されている。前記差
動増幅器Ａｍｐ１の出力端１２はさらに、抵抗Ｒ５とコ
ンデンサＣを介して接地されている。前記抵抗Ｒ３とコ
ンデンサＣの接続点は、第２０差動増幅器Ａｍｐ２の非
反転入力端１８に接続されている。該第２０差動増幅器
Ａｍｐ ２の反転入力端２０には、バイアス電源ｖｌＩ
２が接続され、出力端２２は前記抵抗Ｒ１とＲ２の接続
点に接続されている。An embodiment of the present invention will be described below with reference to the drawings. 1st
The figure shows its configuration, where the 10th differential amplifier Amp
1 is grounded via resistors R1 and R2. The connection point between the resistors R1 and R2 is connected to the inverting input terminal 10 of the differential amplifier Amp1. The output terminal 12 of the differential amplifier Amp1 is further grounded via a resistor R5 and a capacitor C. The connection point between the resistor R3 and the capacitor C is connected to the non-inverting input terminal 18 of the 20th differential amplifier Amp2. A bias power supply vlI is connected to the inverting input terminal 20 of the 20th differential amplifier Amp 2.
2 is connected, and the output end 22 is connected to the connection point between the resistors R1 and R2.
第２図は、第１図の回路の具体的な回路構成を示すもの
で、第１の差動増幅器Ａｍｐ １は、トランジスタＱ１
− Ｑ２＊ Ｑ３＠ Ｑ４＠ Ｑ５及び電流源１１で構
成されるものである。即ち、差動増幅器Ａｍｐ １の非
反転入力端１６は、トランジスタＱ。FIG. 2 shows a specific circuit configuration of the circuit shown in FIG.
- Q2*Q3@Q4@Q5 and a current source 11. That is, the non-inverting input terminal 16 of the differential amplifier Amp 1 is connected to the transistor Q.
のペースであり、このトランジスタＱ、のコレクタは、
ダイオード接続されたトランジスタＱ２のコレクタとペ
ース及びトランジスタＱ３のペースに接続されている。, and the collector of this transistor Q is
It is connected to the collector and pace of diode-connected transistor Q2 and to the pace of transistor Q3.
トランジスタＱ２及びＱ３のエミッタは、電源ｖｃｃに
接続されている。The emitters of transistors Q2 and Q3 are connected to power supply vcc.
トランジスタＱ３のコレクタは、トランジスタＱ４のコ
レクタ及びトランジスタＱ５のペース代接続されている
。トランジスタＱ４のエミッタは、前記トランジスタＱ
、のエミッタと接続されると共忙、電流源工、を介して
接地されている。そして、トランジスタＱ４のペースが
、差動増幅器Ａｍｐ １の反転入力端１０になり、トラ
ンジスタＱ５のエミッタが、差動増幅器Ａｍｐ １の出
力端１２となる。The collector of the transistor Q3 is connected to the collector of the transistor Q4 and the transistor Q5. The emitter of the transistor Q4 is connected to the transistor Q
, which is connected to the emitter of the current source and connected to ground through the current source. Then, the pace of the transistor Q4 becomes the inverting input terminal 10 of the differential amplifier Amp 1, and the emitter of the transistor Q5 becomes the output terminal 12 of the differential amplifier Amp 1.
また、第２の差動増幅器Ａｍｐ ２は、トランジスタＱ
４− Ｑ７．Ｑ６＊ Ｑｑ−Ｑｌ。及び電流源Ｉ２で構
成されている。即ち、差動増幅器Ａｍｐ ２の非反転入
力端１８は、トランジスタＱ６のペースであり、このト
ランジスタＱ６のコレクタは、ダイオード接続されたト
ランジスタＱ７のコレクタとペース及びトランジスタＱ
８のペースに接続されている。トランジスタＱ、及びＱ
、のエミッタは、電源ｖｃｃに接続されている。トラン
ジスタＱ８ωレクタは、トランジスタＱ９のコレクタ及
びダイオード接続されたトランジスタＱ、。のペースと
コレクタ匹接続されている。トランジスタＱ。Further, the second differential amplifier Amp 2 includes a transistor Q
4-Q7. Q6* Qq-Ql. and a current source I2. That is, the non-inverting input terminal 18 of the differential amplifier Amp 2 is the base of the transistor Q6, and the collector of this transistor Q6 is connected to the base and the collector of the diode-connected transistor Q7.
Connected to pace of 8. Transistors Q and Q
, are connected to the power supply vcc. The transistor Q8ω collector is the collector of the transistor Q9 and the transistor Q which is diode-connected. The pace and collectors are connected. Transistor Q.
のエミッタは、前記トランジスタＱ６のエミッタと接続
されると共に、′４流源Ｉ２を介して接地されている。The emitter of the transistor Q6 is connected to the emitter of the transistor Q6, and is also grounded through the '4 source I2.
そして、トランジスタＱ、のペースが、差動増幅ｆｉＡ
ｍｐ！’の反転入力端２０になり、トランジスタＱ、。Then, the pace of transistor Q is the differential amplifier fiA
mp! ' becomes the inverting input terminal 20 of the transistor Q,.
のエミッタが、差動増幅器Ａｍｐ２の出力＠２２となっ
ている。The emitter of is the output @22 of the differential amplifier Amp2.
この回路は、第１０差動増幅器Ａｅｍｐ １の両入力端
１０と１６、即ちトランジスタＱ、とＱ４のペース電位
を等しくするように動作する。また、第２の差動増幅器
Ａｍｐ ２の両入力端１８と２０、即ちトランジスタＱ
６とＱ、のペース電位を等しくするように動作する。こ
の場合、出力端ｖ０が信号により振れても、抵抗Ｒ３と
コンデンサＣとで構成される低域通過フィルタにより、
信号成分をカットすることによって、差動増幅器Ａｍｐ
２の非反転入力端１８、即ちトランジスタＱ６のペー
スは一定電位となり、出力電流も定電流となる。This circuit operates to equalize the pace potentials of both input terminals 10 and 16 of the tenth differential amplifier Aemp 1, ie transistors Q and Q4. Also, both input terminals 18 and 20 of the second differential amplifier Amp 2, that is, the transistor Q
It operates to equalize the pace potentials of 6 and Q. In this case, even if the output terminal v0 swings due to the signal, the low-pass filter consisting of resistor R3 and capacitor C will
By cutting the signal component, the differential amplifier Amp
The non-inverting input terminal 18 of No. 2, that is, the pace of the transistor Q6 has a constant potential, and the output current also has a constant current.
今、入力端Ｖ□をｖ、１にバイアスし、第２の差動増幅
器Ａｍｐ ２の反転入力端２０をｖ、２に・々イアスす
ると、抵抗Ｒ１とＲ２の接続点はほぼｖ、。Now, if the input terminal V□ is biased to v,1 and the inverting input terminal 20 of the second differential amplifier Amp2 is biased to v,2, etc., the connection point between resistors R1 and R2 is approximately v,.
に、抵抗Ｒ３とコンデンサＣの接続点はほぼｖ、２にな
る。この時、電流出力の差動増幅器Ａｍｐ ２から出力
される電流Ｉ、は、
となる。Then, the connection point between resistor R3 and capacitor C becomes approximately v,2. At this time, the current I output from the current output differential amplifier Amp 2 is as follows.
入力端ｖＸに信号νＬｆＬが印加されると、出力端ｖ０
の電位Ｖ。ＵＴは、
となる。（３）式の右辺の左項は、出力／Ｊイアス電位
であり、右項はゲインである。即ち、ゲインは従来と同
じであるが、出力バイアス電位を任意に設定できる。従
って、このように、ゲインと出力バイアス電位を独立に
設定できる帰還増幅器が実現できる。When the signal νLfL is applied to the input terminal vX, the output terminal v0
potential V. UT becomes . The left term on the right side of equation (3) is the output/Jias potential, and the right term is the gain. That is, the gain is the same as the conventional one, but the output bias potential can be set arbitrarily. Therefore, in this way, it is possible to realize a feedback amplifier in which the gain and output bias potential can be set independently.
第３図は、他の実施例を示すもので、第１図の回路の抵
抗Ｒ１を抵抗Ｒ１１とＲ１２の直列接続に置換えると共
に、第２の差動増幅器Ａｍｐ ２の出力端２２を核抵抗
Ｒ１，とＲ１２の接続点に接続したものである。この時
、差動増幅器Ａｍｐ ２の出 −力電流！、は、
となる。ｌ、は、定電流である。FIG. 3 shows another embodiment in which the resistor R1 in the circuit of FIG. It is connected to the connection point of R1 and R12. At this time, the output current of the differential amplifier Amp 2! , becomes . l is a constant current.
入力端ｖＸに信号ｖｌｎが印加されると、出力端ｖ０の
電位Ｖ。ＵＴは・
となる。Ｒ１１＋Ｒ１□＝Ｒ４とすると、となる。（６
）式の右辺の左項は、出力バイアス電位であり、右項は
ゲインである。以上のようにゲインと出力バイアス電位
を独立に設定できる帰還増幅器が実現できる。When the signal vln is applied to the input terminal vX, the potential V of the output terminal v0. UT becomes. When R11+R1□=R4, it becomes. (6
) The left term on the right side of the equation is the output bias potential, and the right term is the gain. As described above, it is possible to realize a feedback amplifier in which the gain and output bias potential can be set independently.
第４図は、さらに別の実施例を示すもので、この場合第
１の差動増幅器の反転入力端１０は、第１図や第３図の
ように抵抗Ｒ１を介して接地されてはおらず、抵抗Ｒ１
を介して電圧出力の第２の差動増幅器Ａｍｐ ２の出力
端２２に接続されているものである。この時、差動増幅
器Ａｍｐ ２の出力電圧Ｅは、
となる。差動増幅器Ａｍｐ ２の両入力端１８及び２０
はそれぞれ一定電位なので、出力電圧Ｅも定電圧である
。FIG. 4 shows yet another embodiment, in which the inverting input terminal 10 of the first differential amplifier is not grounded via the resistor R1 as in FIGS. 1 and 3. , resistance R1
It is connected to the output terminal 22 of the second voltage output differential amplifier Amp 2 via the voltage output terminal Amp 2. At this time, the output voltage E of the differential amplifier Amp2 is as follows. Both input terminals 18 and 20 of the differential amplifier Amp 2
are each at a constant potential, so the output voltage E is also a constant voltage.
入力端Ｖ に信号Ｗｔ。が印加されると、出力！
端ｖ０の電位Ｖ。ＵＴは、
となる。（８）式の右辺の左項は、出力バイアス電位で
あり、右項はダインである。即ち、ゲインと出力バイア
ス電位を独立に設定できる帰還増幅器を実現できる。A signal Wt is applied to the input terminal V. When is applied, the output! Potential V at end v0. UT becomes . The left term on the right side of equation (8) is the output bias potential, and the right term is dyne. That is, it is possible to realize a feedback amplifier in which the gain and output bias potential can be set independently.
以上述べたように本発明によれば、差動増幅器の出力バ
イアス電位を検出し、任意に与えた電位と比較し、両者
を等しくするように差動増幅器に帰還をかけることがで
き、入力バイアス電位と出カッ々イアス電位を独立に設
定できることによって、前段１次段との結合が簡単にな
り、また高ゲインを得る場合にも電源電圧を高くする必
要がないため、低電圧で動作させる回路に好適する帰還
増幅器を提供することができる。As described above, according to the present invention, the output bias potential of the differential amplifier can be detected, compared with an arbitrarily applied potential, and feedback can be applied to the differential amplifier so as to make both equal. By being able to set the potential and the output voltage independently, coupling with the previous stage primary stage is easy, and there is no need to increase the power supply voltage even when obtaining high gain, so the circuit operates at a low voltage. A feedback amplifier suitable for this can be provided.
第１図は本発明の一実施例に係る帰還増幅器の構成を示
す図、第２図は第１図の帰還増幅器の具体例を示す図、
第３図及び第４図はそれぞれ池の実施例を示す図、第５
図は従来の帰還増幅器を示す図である。
Ａｍｐ １ 、 Ａｍｐ ２ ・−差動増幅器、Ｑｌ
〜ｑ、ｏ ””トランジスタ、Ｒ−Ｒ３，Ｒ１１，Ｒ１
□・・・抵抗、Ｃ・・・コンデンサ、Ｖ、１．Ｖ、２・
・・バイアス電源、■、。
Ｉ２・・・電流源、ｖｘ・・・入力端子、ｖｏ・・・出
力端子、ｖｏ・・・電源電圧、ガ。・・・入力信号、ｖ
ＯＵ？・・・出力電圧、Ｉ２・・・Ａｍｐ２の出力電流
、Ｅ ・・・Ａｍｐ ２の出力電圧、１０．２０・・・
反転入力端子、１２゜２２・・・出力端子、１４・・・
帰還増幅器、１６゜１８・・・非反転入力端子。FIG. 1 is a diagram showing the configuration of a feedback amplifier according to an embodiment of the present invention, FIG. 2 is a diagram showing a specific example of the feedback amplifier in FIG. 1,
Figures 3 and 4 are diagrams showing examples of ponds, respectively.
The figure shows a conventional feedback amplifier. Amp 1, Amp 2 - differential amplifier, Ql
~q, o "" transistor, R-R3, R11, R1
□...Resistance, C...Capacitor, V, 1. V, 2・
...Bias power supply, ■. I2...Current source, vx...Input terminal, vo...Output terminal, vo...Power supply voltage, Ga. ...input signal, v
OU? ...Output voltage, I2...Output current of Amp2, E...Output voltage of Amp2, 10.20...
Inverting input terminal, 12゜22... Output terminal, 14...
Feedback amplifier, 16°18...non-inverting input terminal.
Claims (1)
端に供給される第１の差動増幅器と、前記第１の差動増
幅器の出力が供給される低域通過フィルタと、前記低域
通過フィルタの出力がその非反転入力端に供給され、そ
の反転入力端がバイアスされ、且つその出力が前記第１
の差動増幅器の反転入力端に帰還される第２の差動増幅
器とを具備し、前記第１の差動増幅器の非反転入力端か
ら信号を入力し、前記第１の差動増幅器の非反転入力端
から供給された入力バイアス電位とは無関係の増幅出力
を前記第１の差動増幅器の出力端から得ることを特徴と
する帰還増幅器。a first differential amplifier whose non-inverting input is biased and whose output is fed to its inverting input; a low-pass filter to which the output of said first differential amplifier is fed; and said low-pass filter; The output of the filter is applied to its non-inverting input, its inverting input is biased, and its output is connected to said first
a second differential amplifier that receives a signal from the non-inverting input terminal of the first differential amplifier; A feedback amplifier characterized in that an amplified output independent of an input bias potential supplied from an inverting input terminal is obtained from an output terminal of the first differential amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6678985A JPS61225907A (en) | 1985-03-30 | 1985-03-30 | Feedback amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6678985A JPS61225907A (en) | 1985-03-30 | 1985-03-30 | Feedback amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61225907A true JPS61225907A (en) | 1986-10-07 |
Family
ID=13325975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6678985A Pending JPS61225907A (en) | 1985-03-30 | 1985-03-30 | Feedback amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61225907A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5087890A (en) * | 1989-09-20 | 1992-02-11 | Sanyo Electric Co., Ltd. | Amplifier circuit |
| JPH04217104A (en) * | 1990-12-18 | 1992-08-07 | Sanyo Electric Co Ltd | Signal amplifier circuit |
-
1985
- 1985-03-30 JP JP6678985A patent/JPS61225907A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5087890A (en) * | 1989-09-20 | 1992-02-11 | Sanyo Electric Co., Ltd. | Amplifier circuit |
| JPH04217104A (en) * | 1990-12-18 | 1992-08-07 | Sanyo Electric Co Ltd | Signal amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001008301A1 (en) | Low noise differential input, differential output amplifier and method | |
| JPS6119173B2 (en) | ||
| US5081378A (en) | Logarithmic amplifier | |
| US4571553A (en) | Amplifier circuit with distortion cancellation function | |
| JPS6156642B2 (en) | ||
| JPS6254242B2 (en) | ||
| US4433303A (en) | Push-pull amplifier circuit with field-effect transistors | |
| JPS61225907A (en) | Feedback amplifier | |
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| US4385364A (en) | Electronic gain control circuit | |
| JP3080488B2 (en) | Differential amplifier | |
| JPH0527282B2 (en) | ||
| US6060870A (en) | Voltage-to-current converter with error correction | |
| EP0411027A1 (en) | Amplifier circuit | |
| JPH04369105A (en) | Amplifier | |
| JPS641785Y2 (en) | ||
| JPH0478044B2 (en) | ||
| JP3107590B2 (en) | Current polarity conversion circuit | |
| JPH0339928Y2 (en) | ||
| JPS624006B2 (en) | ||
| JPH0227620Y2 (en) | ||
| JPH0198307A (en) | Transistor amplifier | |
| JP2853485B2 (en) | Voltage-current converter | |
| JPH0474007A (en) | Buffer amplifier | |
| SU696589A1 (en) | Power amplifier |