JP3080488B2 - Differential amplifier - Google Patents

Differential amplifier

Info

Publication number
JP3080488B2
JP3080488B2 JP04271496A JP27149692A JP3080488B2 JP 3080488 B2 JP3080488 B2 JP 3080488B2 JP 04271496 A JP04271496 A JP 04271496A JP 27149692 A JP27149692 A JP 27149692A JP 3080488 B2 JP3080488 B2 JP 3080488B2
Authority
JP
Japan
Prior art keywords
circuit
transistors
transistor
constant current
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04271496A
Other languages
Japanese (ja)
Other versions
JPH06120747A (en
Inventor
昭拓 福島
龍彦 大熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP04271496A priority Critical patent/JP3080488B2/en
Publication of JPH06120747A publication Critical patent/JPH06120747A/en
Application granted granted Critical
Publication of JP3080488B2 publication Critical patent/JP3080488B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は差動増幅器に係り、特
に差動増幅器内部で発生する同相信号成分や電源変動に
対するノイズ成分などを低減するのに好適な差動増幅器
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a differential amplifier, and more particularly to a differential amplifier suitable for reducing a common-mode signal component generated inside the differential amplifier and a noise component due to power supply fluctuation.

【0002】[0002]

【従来技術】従来より、カスコードブートストラップ回
路を有した差動増幅器は図6に示す回路図のものが多く
提供されていた。図において、1及び2は差動増幅器の
入力端子であり、この入力端子1に印加された入力信号
は第1のトランジスタQ1のベースに供給され、また、入
力端子2に印加された入力信号は第2のトランジスタQ2
のベースに供給される。抵抗R3,R4 はバイアス抵抗であ
る。
2. Description of the Related Art Conventionally, many differential amplifiers having a cascode bootstrap circuit having a circuit diagram shown in FIG. 6 have been provided. In the drawing, reference numerals 1 and 2 denote input terminals of a differential amplifier. An input signal applied to the input terminal 1 is supplied to a base of a first transistor Q1, and an input signal applied to an input terminal 2. Is the second transistor Q 2
Supplied to the base. The resistors R 3 and R 4 are bias resistors.

【0003】差動対に構成した第1、第2のトランジス
タQ1,Q2 のコレクタは第3、第4のトランジスタQ3,Q4
で形成したブートストラップ回路3にカスコード接続さ
れていて負荷抵抗R1,R2 を介して供給電源VCC に接続さ
れ、この負荷抵抗R1,R2 と第3、第4のトランジスタ
Q3,Q4 のコレクタとの接続点より出力を出力端子9,10に
取り出していた。
The collectors of the first and second transistors Q 1 and Q 2 configured as a differential pair are connected to the third and fourth transistors Q 3 and Q 4, respectively.
In is the bootstrap circuit 3 which is formed by being cascoded connected to the load resistor R 1, supplied via the R 2 supply V CC, the load resistance R 1, R 2 and the third, fourth transistor
Q 3, was taken out to an output terminal 9 and 10 an output from the connection point between the collector of Q 4.

【0004】上記、カスコードブートストラップ回路3
の第3、第4のトランジスタQ3,Q4のベースは直接接続
されて共通ベースを形成し、この共通ベースに正供給電
源VCC より抵抗R20 とレベルシフトダイオードD3とを接
続し、上記カスコードブートストラップ回路3のバイア
ス回路5を形成している。
The above cascode bootstrap circuit 3
The bases of the third and fourth transistors Q 3 and Q 4 are directly connected to form a common base, and a resistor R 20 and a level shift diode D 3 are connected to the common base from a positive power supply V CC , The bias circuit 5 of the cascode bootstrap circuit 3 is formed.

【0005】一方、第1、第2のトランジスタQ1,Q2
共通エミッタは定電流回路4を形成した第5のトランジ
スタQ5と抵抗R21 を介して負供給電源-VCCに接続され、
第5のトランジスタQ5のベースは負供給電源-VCCから接
続されたレベルシフトダイオードD20 と定電流ダイオー
ドD2及び抵抗R22 によってバイアスされている。
On the other hand, the common emitters of the first and second transistors Q 1 and Q 2 are connected to a negative power supply -V CC via a fifth transistor Q 5 forming a constant current circuit 4 and a resistor R 21. ,
It is biased by a fifth transistor Q based 5 of the level shift diode D 20 connected from the negative power supply -V CC constant current diode D 2 and resistor R 22.

【0006】この様に構成した差動増幅器の入力端子1,
2 に入力信号が供給されて差動増幅動作を行う場合、第
1のトランジスタQ1の動作電流をI1とし、第2のトラン
ジスタQ2の動作電流をI2とし、更に、カスコードブート
ストラップ回路3の第3、第4のトランジスタQ3,Q4
ブートストラップ動作させるため、第3、第4のトラン
ジスタQ3,Q4 のベースバイアス電圧を形成するレベルシ
フトダイオードD3のアノードを第1、第2のトランジス
タQ1,Q2 の共通エミッタに接続し、このバイアス電流を
I3とすると、定電流回路5に流れる電流Iは、 I=I1+I2+I3 となって定電流動作する。
The input terminals 1 and 2 of the differential amplifier thus configured are
2 If the input signal to perform differential amplification operation is supplied, the first operating current of the transistor Q 1 and I 1, the second operating current of the transistor Q 2 and I 2, further cascode bootstrap circuit 3 of the third, in order to fourth transistors Q 3, Q 4 bootstrap operation, third and fourth transistors Q 3, Q 4 of the base bias the anode of the level shift diode D 3 to form a voltage first , Connected to the common emitter of the second transistors Q 1 and Q 2 , and this bias current is
When I 3, the current I flowing through the constant current circuit 5 operates constant current becomes I = I 1 + I 2 + I 3.

【0007】即ち、第1、第2のトランジスタQ1,Q2
入力信号レベルによる動作はカスコードブートストラッ
プ回路3のバイアス電流I3が定電流回路4の定電流Iに
よってバイアスされ、直線的にブートストラップされた
出力信号を出力端子9,10より得ることができる。
That is, the operation according to the input signal level of the first and second transistors Q 1 and Q 2 is such that the bias current I 3 of the cascode bootstrap circuit 3 is biased by the constant current I of the constant current circuit 4 and linearly. Bootstrapped output signals can be obtained from output terminals 9 and 10.

【0008】また、差動増幅の第1、第2のトランジス
タQ1,Q2 の負荷抵抗R1,R2 及びカスコードブートストラ
ップ回路3の第3、第4のトランジスタQ3,Q4 のブート
ストラップ動作が同じ条件である場合、入力端子1,2 に
印加された各々の入力電圧に対して差動増幅して差の出
力電圧を得ることができ、この各々の入力電圧の同相成
分を除去することができる。
Further, the load resistors R 1 and R 2 of the first and second transistors Q 1 and Q 2 of the differential amplifier and the boot of the third and fourth transistors Q 3 and Q 4 of the cascode bootstrap circuit 3. When the strap operation is performed under the same conditions, each input voltage applied to the input terminals 1 and 2 can be differentially amplified to obtain a difference output voltage, and a common mode component of each input voltage is removed. can do.

【0009】[0009]

【発明が解決しようとする課題】しかし、上記した従来
の差動増幅器はカスコードブートストラップ回路3に必
要なバイアス電圧を抵抗R20 とレベルシフトダイオード
D3に流れるバイアス電流I3で作っているが、このバイア
ス電流I3は前述したように、第1、第2のトランジスタ
Q1,Q2 の共通エミッタ電流I1,I2 に重畳して定電流Iに
なっているため、第1、第2のトランジスタQ1,Q2 の共
通エミッタ電圧が入力信号の同相成分により変動する
と、バイアス回路電流I3が変動して抵抗R20 の両端に発
生する電圧も同様に変動し、また、レベルシフトダイオ
ードD3の内部インピーダンスがゼロで無いため、バイア
ス電流I3の変動により定電流Iが変動して差動増幅器の
本来の同相除去特性の悪化を招くという欠点があり、ま
た、供給電源電圧VCC の変動などによって抵抗R20 の発
生電圧が大きく変動すると、上記同様に定電流Iが変動
して差動増幅特性を損なうことがあった。
[SUMMARY OF THE INVENTION] However, the conventional and the differential amplifier cascode bootstrap circuit resistance bias voltage necessary to 3 R 20 and level shift diode
The bias current I 3 flowing through D 3 is generated by the bias current I 3 as described above.
Since superimposed to the common emitter current I 1, I 2 of Q 1, Q 2 has the constant current I, first, the phase component of the second transistor Q 1, Q 2 of the common emitter voltage of the input signal When varying the voltage bias circuit current I 3 is generated across the varied resistance R 20 also varies similarly, also, since the internal impedance of the level shift diode D 3 is not zero, the variation of the bias current I 3 There is a disadvantage that a constant current I is deteriorated in inherent common mode rejection characteristics of the differential amplifier fluctuates, and when the generated voltage of the resistor R 20 varies greatly depending on the variation of the supply voltage V CC, the same way In some cases, the constant current I fluctuated and the differential amplification characteristics were impaired.

【0010】更に、第1、第2のトランジスタQ1,Q2
コレクタ負荷抵抗R1,R2 の誤差や、差動増幅器の後段の
入力インピーダンスの差がある場合、同様に差動増幅作
用の同相成分の出力が除去されず出力に現われるという
問題もあり、上記負荷抵抗R1,R2 や後段の入力インピー
ダンスの誤差を小さくするために、高精度(最大1%以下
の誤差)の回路素子を使用しなくてはならなくなり、コ
ストアップになるという欠点があった。
Further, when there is an error in the collector load resistances R 1 , R 2 of the first and second transistors Q 1 , Q 2 and a difference in the input impedance at the subsequent stage of the differential amplifier, the differential amplification operation is similarly performed. There is also the problem that the output of the common-mode component of the output is not removed and appears in the output. To reduce the errors in the load resistors R 1 and R 2 and the input impedance in the subsequent stage, a highly accurate (up to 1% or less error) circuit There is a disadvantage that the element must be used and the cost is increased.

【0011】今、例えば、図4に示す測定用差動増幅器
の回路図の入力回路を用い、図6に示した差動増幅器回
路を構成し、入力端子1に入力信号を印加すると、この
入力信号は第1のトランジスタQ1のベースに供給され、
一方、第2のトランジスタQ2のベースには抵抗R10=10Ω
と接地間に接続されたベース入力抵抗R11=100kΩを介し
て入力信号が供給される。
Now, for example, by using the input circuit shown in the circuit diagram of the measuring differential amplifier shown in FIG. 4 and configuring the differential amplifier circuit shown in FIG. 6 and applying an input signal to the input terminal 1, this input The signal is provided to the base of a first transistor Q1,
On the other hand, the second base of the transistor Q 2 resistors R 10 = 10 [Omega
An input signal is supplied via a base input resistor R 11 = 100 kΩ connected between the ground and the ground.

【0012】即ち、第1、第2のトランジスタQ1,Q2
ベースに供給される入力信号レベル差は同相入力レベル
の-80dB の信号差になり、出力端子9,10に現われる出力
信号は、逆相成分をa,同相成分をbとすると、 出力端子9 の出力電圧:VO1 =a+b 出力端子10の出力電圧:VO2 =−a+b となり、出力電圧V01 と出力電圧VO2 とを加算すること
により、逆相成分aは除去されて同相成分=2bのみを得
ることができ、この同相成分2bは図7に示すようにな
る。
That is, the input signal level difference supplied to the bases of the first and second transistors Q 1 and Q 2 is a signal difference of −80 dB of the in-phase input level, and the output signal appearing at the output terminals 9 and 10 is Assuming that the antiphase component is a and the inphase component is b, the output voltage of the output terminal 9: V O1 = a + b The output voltage of the output terminal 10: V O2 = −a + b, and the output voltage V 01 and the output voltage V O2 By the addition, the negative-phase component a is removed, and only the in-phase component = 2b can be obtained. The in-phase component 2b becomes as shown in FIG.

【0013】図7は図4で示したオシロスコープ11で測
定した出力信号波形であり、図7の波形図において、30
は出力端子9 の出力電圧V01 の同相信号波形、31は出力
端子10の出力電圧VO2 の同相信号波形を表わし、32は同
相信号波形30,31 を加算した波形である。この様に従来
の差動増幅器では、実際上はカスコードブートストラッ
プ回路3のバイアス電流I3の変動や電源電圧変動などに
影響して同相信号成分が大きく出力され、本来の差動増
幅特性を確保することが困難であった。
FIG. 7 shows an output signal waveform measured by the oscilloscope 11 shown in FIG. 4. In the waveform diagram of FIG.
Represents an in-phase signal waveform of the output voltage V01 of the output terminal 9, 31 represents an in-phase signal waveform of the output voltage VO2 of the output terminal 10, and 32 represents a waveform obtained by adding the in-phase signal waveforms 30 and 31. In this way the conventional differential amplifier, in practice the in-phase signal component is large and outputs the impact like cascode bootstrap circuit 3 of the bias current I 3 of the variation and supply voltage variation, the inherent differential amplification characteristic It was difficult to secure.

【0014】また、定電流回路4は第5のトランジスタ
Q5のベースバイアスを負の供給電源-VCCに接続したレベ
ルシフトダイオードD20 と定電流ダイオードD2及び抵抗
R22で常に一定に形成して定電流化したものであるが、
コレクタ電位が入力信号の同相成分により変動し、第5
のトランジスタQ5のミラー容量C1により、特に高い周波
数に対して定電流特性が悪化する。更に、第5のトラン
ジスタQ5のコレクタ出力インピーダンスは無限大でない
ため理想的な定電流特性にならず、第5のトランジスタ
Q5のコレクタ−エミッタ間の電圧変動に対し電流値が変
化するという欠点もあった。
The constant current circuit 4 includes a fifth transistor
Level shift diode D 20 and constant current diode D 2 with Q 5 base bias connected to negative supply -V CC and resistor
Although R 22 is always formed to constant current constant,
When the collector potential fluctuates due to the in-phase component of the input signal, the fifth
By the Miller capacitance C 1 of the transistor Q 5, the constant current characteristics are deteriorated, especially for high frequencies. Further, the collector output impedance of the fifth transistor Q 5 is not an ideal constant current characteristic for not infinite, the fifth transistor
The collector of Q 5 - current relative to the voltage variation between emitters a drawback in that change.

【0015】即ち、差動増幅器の出力端子9,10の出力は
差動(逆相)成分の信号以外に同相成分や電源変動分が
出力されるという欠点があった。
That is, the output of the output terminals 9 and 10 of the differential amplifier has a drawback that in-phase components and power supply fluctuations are output in addition to differential (opposite phase) component signals.

【0016】この発明は上記した点に鑑みてなされたも
のであり、その目的とするところは従来例の欠点を解消
し、第3、第4のトランジスタQ3,Q4 のカスコードブー
トストラップ回路のバイアス回路を第1、第2のトラン
ジスタQ1,Q2 の共通エミッタに設けたエミッタフォロワ
−回路を介して構成し、入力同相成分によるバイアス電
流の変動分がエミッタフォロワ−回路を介して流れ、上
記共通エミッタの定電流に上記バイアス電流が重畳せ
ず、定電流の変動を押えて定電流特性を改善することが
でき、正確な差動増幅を行うことが可能な差動増幅器を
提供するところにある。
The present invention has been made in view of the above points, and has as its object to solve the disadvantages of the prior art and to provide a cascode bootstrap circuit of the third and fourth transistors Q 3 and Q 4 . A bias circuit is formed via an emitter follower circuit provided on a common emitter of the first and second transistors Q 1 and Q 2 , and a variation in bias current due to an input common mode component flows through the emitter follower circuit, To provide a differential amplifier capable of improving constant current characteristics by suppressing fluctuation of constant current without superimposing the bias current on the constant current of the common emitter, and capable of performing accurate differential amplification. It is in.

【0017】[0017]

【課題を解決するための手段】この発明の差動増幅器は
差動対を構成した第1、第2のトランジスタと、この第
1、第2のトランジスタの各コレクタに接続した第1の
カスコードブートストラップ回路と、この第1のカスコ
ードブートストラップ回路と供給電源間に設けた負荷抵
抗と、上記第1、第2のトランジスタの各エミッタを接
続した共通エミッタと負供給電源間に設けた定電流回路
と、上記第1のカスコードブートストラップ回路にバイ
アス電圧を供給するバイアス回路と、前記第1、第2の
トランジスタの各ベースに入力信号を印加する入力手段
と、前記第1のカスコードブートストラップ回路と負荷
抵抗との接続点より出力信号を取り出す出力手段とを備
えた差動増幅器であって、前記第1のカスコードブート
ストラップ回路を第3、第4のトランジスタで形成し、
この第3、第4のトランジスタの各ベースを接続した共
通ベースと供給電源間に接続した定電流ダイオードと、
前記第1、第2のトランジスタの共通エミッタに接続し
たエミッタフォロワ−回路を設け、前記エミッタフォロ
ワ−回路を第7、第8のトランジスタで形成し、この第
8のトランジスタのエミッタと前記第3、第4のトラン
ジスタの共通ベース間に接続したレベルシフトダイオー
ドとを設け、前記エミッタフォロワ−回路を介して前記
定電流ダイオードと上記レベルシフトダイオードとでバ
イアス回路を構成し、前記定電流回路を第5のトランジ
スタで形成し、この第5のトランジスタのコレクタと負
供給電源間に設けた第2のカスコードブートストラップ
回路を第6のトランジスタで形成し、この第6のトラン
ジスタのベースバイアス電圧が前記エミッタフォロワ−
回路の第7のトランジスタのエミッタと負供給電源間に
設けたレベルシフトダイオードによって供給されるよう
構成したものである。
SUMMARY OF THE INVENTION A differential amplifier according to the present invention includes first and second transistors forming a differential pair, and a first cascode boot connected to respective collectors of the first and second transistors. A strap circuit, a load resistor provided between the first cascode bootstrap circuit and a power supply, and a constant current circuit provided between a common emitter connecting the emitters of the first and second transistors and a negative power supply. A bias circuit that supplies a bias voltage to the first cascode bootstrap circuit, an input unit that applies an input signal to each base of the first and second transistors, and the first cascode bootstrap circuit. Output means for extracting an output signal from a connection point with a load resistor, wherein the first cascode bootstrap circuit is 3, formed by the fourth transistor,
A constant current diode connected between a common base connecting the bases of the third and fourth transistors and a power supply,
An emitter follower circuit connected to a common emitter of the first and second transistors is provided, and the emitter follower circuit is formed by seventh and eighth transistors, and the emitter of the eighth transistor is connected to the third and third transistors. A level shift diode connected between a common base of the fourth transistor, a bias circuit comprising the constant current diode and the level shift diode via the emitter follower circuit, and And a second cascode bootstrap circuit provided between the collector of the fifth transistor and the negative power supply is formed by a sixth transistor, and the base bias voltage of the sixth transistor is controlled by the emitter follower. −
It is configured to be supplied by a level shift diode provided between the emitter of the seventh transistor of the circuit and the negative power supply.

【0018】[0018]

【0019】[0019]

【作用】この発明によれば、差動対を構成した第1、第
2のトランジスタQ1,Q2 の共通エミッタにエミッタフォ
ロワ−回路6を接続し、このエミッタフォロワ−回路6
を第7、第8のトランジスタQ7,Q8 で形成し、この第8
のトランジスタQ8のエミッタよりレベルシフトダイオー
ドD3を介して第1のカスコードブートストラップ回路3
の第3、第4のトランジスタQ3,Q4 の共通ベースにバイ
アスする。
According to the present invention, the emitter follower circuit 6 is connected to the common emitter of the first and second transistors Q 1 and Q 2 forming a differential pair.
Is formed by seventh and eighth transistors Q 7 and Q 8 ,
The first cascode bootstrap circuit 3 via a level shift diode D 3 than the emitter of the transistor Q 8
Of the third and fourth transistors Q 3 and Q 4 .

【0020】正供給電源VCC から定電流ダイオードD1
介して上記レベルシフトダイオードD3によってバイアス
電圧を定め、このバイアス電流I3は第8のトランジスタ
Q8から定電流回路4に接続した第2のカスコードブート
ストラップ回路7を介して負供給電源-VCCに流れる。
[0020] determines the bias voltage by the level shift diode D 3 from the positive supply V CC via the constant current diode D 1, the bias current I 3 is the eighth transistor
Through the second cascode bootstrap circuit 7 connected from Q 8 to the constant current circuit 4 flows in the negative supply -V CC.

【0021】上記、定電流回路4は第1、第2のトラン
ジスタQ1,Q2 の差動増幅の動作電流I1,I2 を定電流化
し、第2のカスコードブートストラップ回路7を形成し
た第6のトランジスタQ6を介して負供給電源-VCCに流れ
る。この第2のカスコードブートストラップ回路7の第
6のトランジスタQ6のベースバイアス電圧は前記エミッ
タフォロワ−回路6の第7のトランジスタQ7に接続した
レベルシフトダイオードD4,D5 と定電流ダイオードD2
によってバイアスされてブートストラップ動作を行って
いる。
The above-mentioned constant current circuit 4 makes the operating currents I 1 and I 2 for differential amplification of the first and second transistors Q 1 and Q 2 constant current to form a second cascode bootstrap circuit 7. It flows in the negative power supply -V CC through the transistor Q 6 in the sixth. The sixth base bias voltage of the transistor Q 6 of the second cascode bootstrap circuit 7 the emitter follower - seventh transistor Q 7 level shift diode D 4 connected to the circuit 6, D 5 and the constant current diode D 2 to perform a bootstrap operation.

【0022】即ち、差動増幅の定電流I=I1+I2には第
1のカスコードブートストラップ回路3のバイアス電流
I3が重畳されずに形成されているため、入力信号の同相
成分による共通エミッタ電圧の変動に対してバイアス電
流I3が変動しても、上記定電流Iは上記エミッタフォロ
ワ−回路6のバッファ作用によって変動を押さえること
ができ、差動増幅に対する定電流特性を良好の状態にす
ることができる。
That is, the bias current of the first cascode bootstrap circuit 3 is set to the constant current I = I 1 + I 2 of the differential amplification.
Since I 3 is formed without being superimposed, even bias current I 3 varies relative to variation in the common emitter voltage due to the common-mode component of the input signal, the constant current I is the emitter follower - circuit 6 buffers The effect can suppress the fluctuation, and the constant current characteristics with respect to the differential amplification can be set in a favorable state.

【0023】また、定電流回路4に第6のトランジスタ
Q6によるカスコードブートストラップ回路7を設けたの
で、定電流回路4のブートストラップ作用により、第5
のトランジスタQ5のミラー効果を無くすことができ、高
周波数信号に対する定電流特性を良くすることが可能に
なり、高い周波数範囲の広帯域化ができる。また、定電
流回路4の出力インピーダンスを高くすることができ理
想的な定電流特性を得ることができる。
The constant current circuit 4 includes a sixth transistor
It is provided with the cascode bootstrap circuit 7 by Q 6, by the bootstrap operation of the constant current circuit 4, 5
Transistor Q can be eliminated for the Miller effect of 5, it is possible to improve the constant-current characteristic with respect to high frequency signals, it is broadband high frequency range. Further, the output impedance of the constant current circuit 4 can be increased, and ideal constant current characteristics can be obtained.

【0024】即ち、この発明の差動増幅器は第1のカス
コードブートストラップ回路3のバイアス電圧源の内部
インピーダンスをゼロ、定電流源の内部インピーダンス
を無限大にした理想差動増幅器に近い回路構成で動作さ
せることができる。
That is, the differential amplifier of the present invention has a circuit configuration close to an ideal differential amplifier in which the internal impedance of the bias voltage source of the first cascode bootstrap circuit 3 is zero and the internal impedance of the constant current source is infinite. Can work.

【0025】[0025]

【実施例】この発明に係る差動増幅器の実施例を図1乃
至図5に基づいて説明する。尚、従来例と同一部分には
同一符号を付してその説明を省略する。図1は第2のカ
スコードブートストラップ回路を設けた差動増幅器のブ
ロック図であり、図2は図1の実施例を示した回路図、
図3は他の実施例を示した簡略化した回路図、図4は差
動増幅器の同相除去特性を測定するための回路図、図5
は同相除去特性を表した波形図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a differential amplifier according to the present invention will be described with reference to FIGS. The same parts as those in the conventional example are denoted by the same reference numerals, and description thereof will be omitted. FIG. 1 is a block diagram of a differential amplifier provided with a second cascode bootstrap circuit. FIG. 2 is a circuit diagram showing the embodiment of FIG.
FIG. 3 is a simplified circuit diagram showing another embodiment, FIG. 4 is a circuit diagram for measuring a common mode rejection characteristic of a differential amplifier, and FIG.
FIG. 6 is a waveform diagram showing common-mode rejection characteristics.

【0026】図1及び図2において、3は差動増幅の第
1、第2のトランジスタQ1,Q2 のコレクタに接続した第
1のカスコードブートストラップ回路であり、この第1
のカスコードブートストラップ回路3は第3、第4のト
ランジスタQ3,Q4 で構成し、この第3、第4のトランジ
スタQ3,Q4 のベースは各々直接接続され共通ベースを形
成している。4は第1、第2のトランジスタQ1,Q2 の共
通エミッタに接続した定電流回路であり、この定電流回
路4は共通エミッタから抵抗R5を介して第5のトランジ
スタQ5のエミッタに接続して形成する。
In FIGS. 1 and 2, reference numeral 3 denotes a first cascode bootstrap circuit connected to the collectors of the first and second transistors Q 1 and Q 2 for differential amplification.
Cascode bootstrap circuit 3 third and fourth transistors Q 3, composed of Q 4, the third, base of the fourth transistor Q 3, Q 4 forms a respectively directly connected common base . Reference numeral 4 denotes a constant current circuit connected to the common emitter of the first and second transistors Q 1 and Q 2. The constant current circuit 4 is connected from the common emitter to the emitter of the fifth transistor Q 5 via the resistor R 5. Connect and form.

【0027】5は第3、第4のトランジスタQ3,Q4 のバ
イアス回路であり、このバイアス回路5は正供給電源V
CC に接続した定電流ダイオードD1とレベルシフトダイ
オードD3の接続点を第3、第4のトランジスタQ3,Q4
共通ベースに接続して形成し、上記バイアス回路5は第
7、第8のトランジスタQ7,Q8 で形成したエミッタフォ
ロワ−回路6を介して上記共通エミッタに接続されてい
る。
Reference numeral 5 denotes a bias circuit for the third and fourth transistors Q 3 and Q 4.
Constant current diode connected to the CC D 1 level shift diode D 3 of the connection point of the third and fourth transistors Q 3, and formed to connect to the common base of Q 4, the bias circuit 5 seventh, The common emitter is connected via an emitter follower circuit 6 formed by eight transistors Q 7 and Q 8 .

【0028】7は第2のカスコードブートストラップ回
路であり、この第2のカスコードブートストラップ回路
7は第6のトランジスタQ6で形成し、定電流回路4の第
5のトランジスタQ5のコレクタと第6のトランジスタQ6
のエミッタとが接続されたカスコード接続回路を形成
し、第6のトランジスタQ6のベースは上記エミッタフォ
ロワ−回路6の第7のトランジスタQ7のエミッタから負
供給電源-VCCに接続したレベルシフト回路8のレベルシ
フトダイオードD4,D5 及び定電流ダイオードD2によって
バイアスされ、ブートストラップ動作を行っている。
[0028] 7 is a second cascode bootstrap circuit, the second cascode bootstrap circuit 7 is formed of transistors Q 6 of the sixth, and the collector of the fifth transistor Q 5 of the constant current circuit 4 first 6 transistors Q 6
The emitter and form a cascode circuit connected, the base is the emitter-follower of the transistor Q 6 of the sixth - seventh level shift connected from the emitter of the transistor Q 7 to the negative power supply -V CC of the circuit 6 The circuit 8 is biased by the level shift diodes D 4 and D 5 and the constant current diode D 2 to perform a bootstrap operation.

【0029】この様に構成した差動増幅器は、第1のカ
スコードブートストラップ回路3の第3、第4のトラン
ジスタQ3,Q4 の共通ベースに接続したレベルシフトダイ
オードD3によって第3、第4のトランジスタQ3,Q4 のV
CE を決定し、このレベルシフトダイオードD3に流れる
バイアス電流I3はエミッタフォロワ−回路6を介して負
供給電源-VCCに流れるため、第1、第2のトランジスタ
Q1,Q2 の共通エミッタに接続した定電流回路4に重畳さ
れること無く第1のカスコードブートストラップ回路3
のブートストラップ動作を行うことができる。
The differential amplifier having the above-mentioned configuration is connected to the third and fourth transistors Q 3 and Q 4 of the first cascode bootstrap circuit 3 by the level shift diodes D 3 connected to the common base. 4 transistors Q 3 , Q 4 V
CE is determined, and the bias current I 3 flowing through the level shift diode D 3 flows through the emitter follower circuit 6 to the negative supply power supply -V CC , so that the first and second transistors
The first cascode bootstrap circuit 3 is not superimposed on the constant current circuit 4 connected to the common emitter of Q 1 and Q 2.
Can be performed.

【0030】定電流回路5の第5のトランジスタQ5のベ
ースバイアスは、図のように、エミッタフォロワ−回路
6の第7のトランジスタQ7のエミッタに接続したレベル
シフトダイオードD4,D5 の接点より供給され、第2のカ
スコードブートストラップ回路7の第6のトランジスタ
Q6のベースバイアスはレベルシフトダイオードD5と定電
流ダイオードD2との接続点より供給されて定電流動作と
ブートストラップ動作を行う。
The base bias of the fifth transistor Q 5 of the constant-current circuit 5, as shown, the emitter follower - of the seventh transistor Q 7 level shift diode D 4 connected to the emitter of the circuit 6, D 5 The sixth transistor of the second cascode bootstrap circuit 7 supplied from the contact point
Base bias of Q 6 is supplied from the connection point between the level shift diode D 5 and the constant current diode D 2 performs the constant current operation and the bootstrap operation.

【0031】この様に、第1、第2のトランジスタQ1,Q
2 の差動増幅の動作電流I1,I2 が共通エミッタから定電
流回路4で制御されて定電流Iになり、この定電流I=
I1+I2に同相入力信号や電源電圧の変動によるノイズ源
となる第3、第4のトランジスタQ3,Q4 のバイアス電流
I3や他の回路電流が、共通エミッタに接続したエミッタ
フォロワ−回路6のバッファによって流れ込むことがな
くなり、入力信号などに含まれる同相成分の影響を定電
流Iに及ぼすことを防ぐことができる。
As described above, the first and second transistors Q 1 and Q 1
2 of the operating current I 1 of the differential amplifier, I 2 is controlled from the common emitter with a constant current circuit 4 becomes the constant current I, the constant current I =
Bias currents of the third and fourth transistors Q 3 and Q 4, which are noise sources due to common-mode input signals and power supply voltage fluctuations in I 1 + I 2
I 3 and other circuit current, an emitter follower connected to the common emitter - prevents the flow by the buffer circuit 6, it is possible to prevent the influence of the in-phase component included like in the input signal to the constant current I.

【0032】更に、定電流回路4の第5のトランジスタ
Q5は第6のトランジスタQ6によりカスコードされたブー
トストラップが掛かっているので、第5のトランジスタ
Q5のVCE は一定になって第5のトランジスタQ5のミラー
容量C1による影響が無くなり、高い周波数に対しても安
定した定電流特性を得ることができ、差動増幅器の広帯
域周波数特性を良くすることができる。
Further, the fifth transistor of the constant current circuit 4
Since the Q 5 is suffering from a boot strap that is cascode by the transistor Q 6 of the sixth, the fifth transistor
The V CE of Q 5 becomes constant and the effect of the Miller capacitance C 1 of the fifth transistor Q 5 is eliminated, and a stable constant current characteristic can be obtained even at a high frequency. Can be better.

【0033】図4は第3、第4のトランジスタQ3,Q4
共通ベースに内部抵抗ゼロの直流電圧源Eでバイアス
し、共通エミッタに内部抵抗を無限大の定電流源Iを接
続した理想差動増幅器の回路図であり、11は出力信号の
同相除去特性を測定するオシロスコープである。
FIG. 4 shows that a common base of the third and fourth transistors Q 3 and Q 4 is biased by a DC voltage source E having no internal resistance, and a constant current source I having an infinite internal resistance is connected to the common emitter. FIG. 2 is a circuit diagram of the ideal differential amplifier. Reference numeral 11 denotes an oscilloscope for measuring a common-mode rejection characteristic of an output signal.

【0034】この理想差動増幅器に対して、実際には本
発明の図1の回路によって構成し、差動増幅の第1、第
2のトランジスタQ1,Q2 の入力信号は、従来例で説明し
たと同様に第1のトランジスタQ1の入力レベルに対して
第2のトランジスタQ2の入力レベルは、抵抗 R10=10Ω
とR11=100kΩとにより-80dB の同相入力レベル差を有し
たものであり、この入力条件は、一般に音声信号増幅器
で使用される帰還増幅器の初段増幅の入力条件と同等で
ある。
This ideal differential amplifier is actually constituted by the circuit of FIG. 1 of the present invention, and the input signals of the first and second transistors Q 1 and Q 2 of the differential amplifier are different from those of the conventional example. input level of the second transistor Q 2 with respect to the input level in a manner similar to that described first transistor Q 1 is, resistor R 10 = 10 [Omega
And R 11 = 100 kΩ, resulting in a common-mode input level difference of -80 dB. This input condition is equivalent to the input condition of the first-stage amplification of a feedback amplifier generally used in an audio signal amplifier.

【0035】この様に構成した測定用差動増幅器の出力
端子9,10に現われる出力信号はオシロスコープ11によっ
て測定することができる。前述した従来例の図7の測定
波形図と同様に、出力端子9,10に現われる出力信号は、
逆相成分をa,同相成分をbとすると、 出力端子9 の出力電圧:VO1 =a+b 出力端子10の出力電圧:VO2 =−a+b となり、出力電圧V01 と出力電圧VO2 とを加算すること
により、逆相成分aは除去されて同相成分2bのみを得る
ことができ、この同相成分2bは図5に示す波形図のよう
になる。
The output signals appearing at the output terminals 9 and 10 of the measuring differential amplifier thus configured can be measured by the oscilloscope 11. As in the measurement waveform diagram of FIG. 7 of the conventional example described above, the output signals appearing at the output terminals 9 and 10 are:
Assuming that the negative-phase component is a and the common-mode component is b, the output voltage at the output terminal 9: V O1 = a + b The output voltage at the output terminal 10: V O2 = −a + b, and the output voltage V 01 and the output voltage V O2 are added. By doing so, the in-phase component a can be removed and only the in-phase component 2b can be obtained, and the in-phase component 2b has a waveform as shown in FIG.

【0036】図5において、20は出力端子9 の出力電圧
V01 の出力信号波形であり、21は出力端子10の出力電圧
VO2 の出力信号波形である。22は出力電圧V01 波形20と
出力電圧V02 波形21とを加算した合成波形であり、図の
ように、出力電圧V01 波形20と出力電圧V02 波形21は逆
相成分のみで加算信号波形22には同相成分の出力は認め
られない。即ち、差動増幅器の出力端子9,10間より出力
を加算して取り出せば出力に現われる同相成分は無視す
ることができ、図4に示した理想差動増幅器に近い差動
増幅動作の性能を出すことができる。
In FIG. 5, reference numeral 20 denotes the output voltage of the output terminal 9.
V01 is the output signal waveform, and 21 is the output voltage of output terminal 10.
5 is an output signal waveform of V O2 . Reference numeral 22 denotes a composite waveform obtained by adding the output voltage V01 waveform 20 and the output voltage V02 waveform 21, and as shown in the figure, the output voltage V01 waveform 20 and the output voltage V02 waveform 21 have only an inverted phase component and are added signals. The waveform 22 has no in-phase component output. That is, if the outputs are added and taken out between the output terminals 9 and 10 of the differential amplifier, the common-mode component appearing in the output can be ignored, and the performance of the differential amplification operation close to the ideal differential amplifier shown in FIG. Can be put out.

【0037】また、図3は他の実施例を示した回路図で
あり、図1の差動増幅器を簡略化して構成したものであ
る。図において、エミッタフォロワ−回路6を第8のト
ランジスタQ8のみで形成し、図のように、この第8のト
ランジスタQ8のエミッタからレベルシフトダイオードD3
を介して第3、第4のトランジスタQ3,Q4 の共通ベース
にバイアスを掛け、カスコードブートストラップ回路3
をブートストラップ動作させたものである。
FIG. 3 is a circuit diagram showing another embodiment, in which the differential amplifier of FIG. 1 is simplified. In the figure, an emitter follower - circuit 6 is formed only in the transistor Q 8 of the eighth, as shown, the level shift diode D 3 from the emitter of the transistor Q 8 of the eighth
, The common base of the third and fourth transistors Q 3 and Q 4 is biased, and the cascode bootstrap circuit 3
Is a bootstrap operation.

【0038】また、第1、第2のトランジスタQ1,Q2
共通エミッタからの定電流回路4を定電流ダイオードD6
で構成して簡略化したものである。
The constant current circuit 4 from the common emitter of the first and second transistors Q 1 and Q 2 is connected to a constant current diode D 6
And simplified.

【0039】この様に、前記同様に、エミッタフォロワ
−回路6を用いてカスコードブートストラップ回路3の
バイアス回路を形成し、このバイアス回路の動作バイア
ス電流I3をエミッタフォロワ−回路6に流してバイアス
動作させ、バイアス電流I3が定電流回路6の定電流ダイ
オードD6に重畳すること無くしたので、差動増幅時の定
電流Iをノイズ源であるバイアス電流I3などから防ぐこ
とができる。
[0039] Thus, the same way, an emitter follower - using circuit 6 to form a bias circuit of the cascode bootstrap circuit 3, the operating bias current I 3 of the bias circuit emitter follower - bias flowed in the circuit 6 is operated, since without bias current I 3 is superposed on the constant current diode D 6 of the constant current circuit 6, it is possible to prevent the constant current I at the time of the differential amplifier and the like bias current I 3 is a noise source.

【0040】上記、定電流I特性は定電流ダイオードD6
の内部抵抗によって定電流化され、図1の回路図に比べ
て簡略化されているが、定電流回路の浮遊容量なども少
なくすることができ比較的高い周波数まで使用可能であ
る。この簡略化した図3の回路は、一般に、同相入力信
号レベルの小さい回路に適していて、例えば D/A変換回
路などのポストアンプなどに使用すると良い。
The above constant current I characteristic is represented by a constant current diode D 6
Although the current is made constant by the internal resistance of the circuit and is simplified as compared with the circuit diagram of FIG. The simplified circuit of FIG. 3 is generally suitable for a circuit having a low common-mode input signal level, and is preferably used for a post-amplifier such as a D / A conversion circuit.

【0041】以上、差動増幅器の増幅素子を第1、第2
のトランジスタQ1,Q2 で構成し、他の回路素子もトラン
ジスタを用いて説明したが、このトランジスタ増幅素子
の代わりに他のデバイス、例えば FETなどに置き換えて
構成しても良い。
As described above, the amplifying elements of the differential amplifier are the first and second
Of constituted by transistors Q 1, Q 2, other circuit elements is also described with reference to transistors, other devices in place of the transistor amplifier element, for example may be constituted by replacing the like FET.

【0042】[0042]

【発明の効果】この発明に係る差動増幅器は前述のよう
に、差動増幅する第1、第2のトランジスタQ1,Q2 の動
作電流のみを定電流回路6で定電流化し、入力同相成分
や電源電圧変動によるノイズ電流が共通エミッタに接続
したエミッタフォロワ−回路によってバッファされ、ノ
イズ電流が定電流回路に重畳されること無く作用するた
め、差動増幅器の差動増幅動作を理想差動増幅器に近い
状態で動作させることができ、より精密な差動増幅器を
構築することができるという効果がある。
As described above, in the differential amplifier according to the present invention, only the operating current of the first and second transistors Q 1 and Q 2 for differential amplification is converted into a constant current by the constant current circuit 6, and The noise current due to component and power supply voltage fluctuations is buffered by the emitter follower circuit connected to the common emitter, and the noise current works without being superimposed on the constant current circuit. It can be operated in a state close to an amplifier, and has an effect that a more precise differential amplifier can be constructed.

【0043】図4に示した差動増幅器の同相除去特性を
測定する回路において、従来例に示した同相成分の出力
波形レベル(図7の加算波形32)と、本発明の図1の回
路の実施例の同相成分の出力波形22(図5の波形22)の
レベル比は40dB以上あり、従来回路(図6の回路図)で
同相成分を-40dB 改善するためには、差動増幅器の合成
負荷インピーダンスの誤差を最大1%以下にしなければ成
らず究めて困難であったものが、本発明の回路では簡単
に実現できる。
In the circuit for measuring the common-mode rejection characteristic of the differential amplifier shown in FIG. 4, the output waveform level of the common-mode component shown in the conventional example (addition waveform 32 in FIG. 7) and the circuit shown in FIG. The level ratio of the output waveform 22 of the in-phase component of the embodiment (the waveform 22 in FIG. 5) is 40 dB or more. In order to improve the in-phase component by -40 dB in the conventional circuit (the circuit diagram in FIG. 6), it is necessary to combine differential amplifiers. Although the load impedance error must be reduced to 1% or less at the maximum, which is extremely difficult, the circuit of the present invention can be easily realized.

【0044】また、定電流回路のカスコードブートスト
ラップ回路により周波数特性が改善されるので、差動増
幅の高周波数帯域までの動作が可能になり、差動増幅器
の広帯域化が可能になるという効果もある。
Further, since the cascode bootstrap circuit of the constant current circuit improves the frequency characteristic, the differential amplifier can operate up to a high frequency band, and the differential amplifier can have a wider band. is there.

【0045】しかも、構造が簡単であって、また、安価
に構成することができるため実施も容易であるなどの優
れた特長を有している。
In addition, it has excellent features such as simple structure and easy implementation because it can be constructed at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明に係る差動増幅器の実施例を示したブ
ロック図である。
FIG. 1 is a block diagram showing an embodiment of a differential amplifier according to the present invention.

【図2】図1のブロック図の実施例を示した回路図であ
る。
FIG. 2 is a circuit diagram showing an embodiment of the block diagram of FIG. 1;

【図3】他の簡略化した実施例を示した回路図である。FIG. 3 is a circuit diagram showing another simplified embodiment.

【図4】差動増幅器の同相除去特性を測定するための回
路図である。
FIG. 4 is a circuit diagram for measuring a common-mode rejection characteristic of a differential amplifier.

【図5】図4の回路で測定した同相除去特性を表した出
力波形図である。
FIG. 5 is an output waveform diagram showing common-mode rejection characteristics measured by the circuit of FIG. 4;

【図6】従来例を示した回路図である。FIG. 6 is a circuit diagram showing a conventional example.

【図7】図4の測定回路における図6の従来例の回路で
測定した出力波形図である。
7 is an output waveform diagram measured by the conventional circuit of FIG. 6 in the measurement circuit of FIG. 4;

【符号の説明】[Explanation of symbols]

1,2 差動増幅器の入力端子 3 第1のカスコードブートストラップ回路 4 定電流回路 5 バイアス回路 6 エミッタフォロワ−回路 7 第2のカスコードブートストラップ回路 8 レベルシフト回路 9、10 出力端子 11 オシロスコープ 12 バイアス電圧源E 13 定電流源I 20 出力端子9の出力電圧波形 21 出力端子10の出力電圧波形 22 両出力電圧を加算した合成出力波形 1,2 Input terminal of differential amplifier 3 First cascode bootstrap circuit 4 Constant current circuit 5 Bias circuit 6 Emitter follower circuit 7 Second cascode bootstrap circuit 8 Level shift circuit 9,10 Output terminal 11 Oscilloscope 12 Bias Voltage source E 13 Constant current source I 20 Output voltage waveform at output terminal 9 21 Output voltage waveform at output terminal 10 22 Composite output waveform obtained by adding both output voltages

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03F 3/45 H03F 1/22 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H03F 3/45 H03F 1/22

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】差動対を構成した第1、第2のトランジス
タと、この第1、第2のトランジスタの各コレクタに接
続した第1のカスコードブートストラップ回路と、この
第1のカスコードブートストラップ回路と供給電源間に
設けた負荷抵抗と、上記第1、第2のトランジスタの各
エミッタを接続した共通エミッタと負供給電源間に設け
た定電流回路と、上記第1のカスコードブートストラッ
プ回路にバイアス電圧を供給するバイアス回路と、前記
第1、第2のトランジスタの各ベースに入力信号を印加
する入力手段と、前記第1のカスコードブートストラッ
プ回路と負荷抵抗との接続点より出力信号を取り出す出
力手段とを備えた差動増幅器であって、 前記第1のカスコードブートストラップ回路を第3、第
4のトランジスタで形成し、この第3、第4のトランジ
スタの各ベースを接続した共通ベースと供給電源間に接
続した定電流ダイオードと、前記第1、第2のトランジ
スタの共通エミッタに接続したエミッタフォロワ−回路
を設け、前記エミッタフォロワ−回路を第7、第8のト
ランジスタで形成し、この第8のトランジスタのエミッ
タと前記第3、第4のトランジスタの共通ベース間に接
続したレベルシフトダイオードとを設け、前記エミッタ
フォロワ−回路を介して前記定電流ダイオードと上記レ
ベルシフトダイオードとでバイアス回路を構成し、前記
定電流回路を第5のトランジスタで形成し、この第5の
トランジスタのコレクタと負供給電源間に設けた第2の
カスコードブートストラップ回路を第6のトランジスタ
で形成し、この第6のトランジスタのベースバイアス電
圧が前記エミッタフォロワ−回路の第7のトランジスタ
のエミッタと負供給電源間に設けたレベルシフトダイオ
ードによって供給されるよう構成したことを特徴とする
差動増幅器。
A first cascode bootstrap circuit connected to each collector of the first and second transistors; a first cascode bootstrap circuit connected to each collector of the first and second transistors; A load resistor provided between the circuit and a power supply, a constant current circuit provided between a common emitter connecting the emitters of the first and second transistors and a negative power supply, and a first cascode bootstrap circuit. A bias circuit for supplying a bias voltage; input means for applying an input signal to each base of the first and second transistors; and an output signal from a connection point between the first cascode bootstrap circuit and a load resistor. A differential amplifier comprising output means, wherein the first cascode bootstrap circuit is formed by third and fourth transistors. A constant current diode connected between a common base connecting the bases of the third and fourth transistors and a power supply, and an emitter follower circuit connected to a common emitter of the first and second transistors; A follower circuit is formed by seventh and eighth transistors, and an emitter of the eighth transistor and a level shift diode connected between a common base of the third and fourth transistors are provided. A bias circuit is formed by the constant current diode and the level shift diode via the first transistor, the constant current circuit is formed by a fifth transistor, and a second circuit is provided between the collector of the fifth transistor and the negative power supply. Cascode bootstrap circuit is formed by a sixth transistor, and a base via of the sixth transistor is formed. Wherein the voltage emitter follower - circuit of the seventh transistor of the emitter and the differential amplifier, characterized by being configured to be supplied by the level shift diode provided between the negative power supply.
JP04271496A 1992-10-09 1992-10-09 Differential amplifier Expired - Fee Related JP3080488B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04271496A JP3080488B2 (en) 1992-10-09 1992-10-09 Differential amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04271496A JP3080488B2 (en) 1992-10-09 1992-10-09 Differential amplifier

Publications (2)

Publication Number Publication Date
JPH06120747A JPH06120747A (en) 1994-04-28
JP3080488B2 true JP3080488B2 (en) 2000-08-28

Family

ID=17500869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04271496A Expired - Fee Related JP3080488B2 (en) 1992-10-09 1992-10-09 Differential amplifier

Country Status (1)

Country Link
JP (1) JP3080488B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232239A (en) * 2001-02-01 2002-08-16 Akita Kaihatsu Center Ard:Kk Operational amplifier
JP2008131347A (en) * 2006-11-21 2008-06-05 Kenwood Corp Differential amplifier circuit
JP5724630B2 (en) 2011-05-25 2015-05-27 ミツミ電機株式会社 Thermocouple amplifier circuit and temperature monitoring system
CN106487339A (en) * 2015-08-28 2017-03-08 贵州煜立电子科技有限公司 The improved method of non-resistance semiconductor integrated universal operational amplifier and its amplifier
CN113746437A (en) * 2020-05-27 2021-12-03 瑞昱半导体股份有限公司 Operational amplifier and DC voltage level control method

Also Published As

Publication number Publication date
JPH06120747A (en) 1994-04-28

Similar Documents

Publication Publication Date Title
KR100388373B1 (en) amplifier
US5907262A (en) Folded-cascode amplifier stage
JPH0775289B2 (en) Transconductance amplifier circuit
US7471150B2 (en) Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier
EP1444777B1 (en) A power amplifier module with distortion compensation
JPH08250941A (en) Low-distortion differential amplifier circuit
EP0526423B1 (en) An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance
JPS6014523B2 (en) cascode amplifier circuit
JP3080488B2 (en) Differential amplifier
US4779057A (en) Cascode amplifier with nonlinearity correction and improve transient response
JPS6333727B2 (en)
US20050007198A1 (en) Power amplifier module
US4757275A (en) Wideband closed loop amplifier
US7612609B1 (en) Self-stabilizing differential load circuit with well controlled complex impedance
US6630866B2 (en) High beta output stage for high speed operational amplifier
US7061300B2 (en) Low supply voltage analog multiplier
US6794943B2 (en) Ultra linear high speed operational amplifier output stage
JPS641785Y2 (en)
JPH0613821A (en) Differential circuit
KR830001979B1 (en) Power amplification circuit
JP2600648B2 (en) Differential amplifier circuit
JP2626196B2 (en) Differential amplifier circuit
JPH0198307A (en) Transistor amplifier
JPH0578965B2 (en)
GB2356307A (en) A low-noise wideband RF differential cascode amplifier with matched input impedance

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080623

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees