JPS61224712A - 集積増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積増幅器回路に関する。

〔従来の技術〕

この種の回路はドイツ連邦共和国特許出願公開第３２３
４４０００号明細書および第４図に示されている。この
回路は互いに同一構成の２つの演算増幅器ＶＬおよびＶ
Ｒを含んでおり、通常のように、その非反転入力端は記
号“＋”により、また反転入力端は記号“−”により示
されている。

演算増幅器ＶＬの出力ｆｉｃは２つの抵抗Ｒ１およびＲ
６の直列回路を介してこの演算増幅器の反転入力端と接
続されている０両抵抗Ｒ１およびＲ６の接続点はさらに
１つの抵抗Ｒ２を介して、基準電位−Ｖｓに接続されて
いる集積増幅器回路の１つの端子ｆと接続されている。

抵抗Ｒ１およびＲ２は抵抗分圧器を成しており、また抵
抗Ｒ６と共に演算増幅器ＶＬに対する実フィードバック
回路網を形成する。さらに演算増幅器ＶＬの反転入力端
は前置抵抗Ｒ７を介して、増幅器ＶＬの反転作動に対す
る信号が供給され得る端子すと接続されている。

相応の仕方で他方の演算増幅器ＶＲでは信号出力端ｄが
抵抗分圧器を形成する２つの抵抗Ｒ１’およびＲ２’の
直列回路を介して端子ｆと、従ってまた基準電位−Ｖｓ
と接続されている。抵抗分圧器の分圧点はＲ６’を介し
て演算増幅器ＶＲの反転入力端に接続されている。

両演算増幅器ＶＬおよびＶＲ，１７）非反転信号入方端
ｇおよびａは、たとえば集積増幅器回路の外部回路に属
するコンデンサｃｋ′およびｃｋを介して、入力信号が
供給され得る端子ＢおよびＡに接続されている。さらに
両非反転入方端は各１つの供給抵抗Ｒ５およびＲ５’を
介して、分圧された供給電位Ｖｐを供給されまた集積増
幅器回路の端子ｅと接続されている１つの節点に接続さ
れている。分圧された供給電位Ｖ、は中間抵抗Ｒ８を介
して両抵抗Ｒ３およびＲ４から成る抵抗分圧器の分圧点
から導き出される。その際、抵抗Ｒ３はその自由端子で
供給電位中ｖｓに、また抵抗Ｒ４はその自由端子で集積
増幅器回路の端子ｆを介して基準電位−ＶＳに接続され
ている。

電位Ｖ、の事情化のため、集積増幅器回路の端子ｅに接
続されている節点は１つのコンデンサＫを介して基準電
位−Ｖｓに接続され得る０両演算増幅ＷＶＬおよびＶＲ
はそれらの作動電圧をそれぞれ供給電位中ＶＳへの１つ
の端子の接続および基準電位−ｖｓへの１つの端子の接
続により受ける。ドイツ連邦共和国特許出願公開第３２
３５２８９号明細書から、演算増幅器の出力段を１つの
分離した端子を介して直接に基準電位−ｖｓに接続し、
他方において演算増幅器の入力段を抵抗分圧器と関連し
て説明した端子ｆを介して基準電位−Ｖｓに接続するこ
とは公知である。

ステレオ増幅器としての増幅器回路の作動の際には、演
算増幅器は同相で制御され、また演算増幅器の信号出力
は端子Ｃおよびｄを介してそれぞれ１つの負荷要素、た
とえば他方の端子で基準電位−ｖｓと接続されている各
１つのスピーカに作用する。ブリッジ増幅器としての増
幅器回路の作動の際には、演算増幅器は逆相で制御され
、また演算増幅器の信号出力は端子Ｃおよびｄを介して
単一の負荷要素の両端子に作用する。

第４図に示されている回路は、コンデンサを例外として
、集積可能である。抵抗値の選定に関してはドイツ連邦
共和国特許出願公開第３２３４４００号明細書に示され
ている選定基準が利用され得る。しかしながら、この回
路は、回路の作動が９個の接続ビンに接続すべき外部回
路を介してしか可能でないので、特殊ケースを必要とす
る。

〔発明が解決しようとする問題点〕

本発明の目的は、ブリッジ増幅器として作動すべき集積
増幅器回路であって、作動のために必要な外部回路の接
続のために７個の接続ビンしか必要とされない集積増幅
器回路を提供することである。さら°に、集積増幅器回
路は、第４図に示されている回路にくらべて顕著に大き
な出力電力を与えるステレオ増幅器用に使用し得るもの
でなければならない。

〔問題点を解決するための手段〕

この目的は、本発明によれば、特許請求の範囲第１項に
記載の集積増幅器回路により達成される。

本発明による集積増幅器回路はブリッジ回路としての作
動の際に７ピンのケース、たとえばＴ。

２２０／７ケース内に集積可能である０本発明による集
積増幅器回路が必章とする外部回路がわずかであること
、またパ、ワヶースＴｏ　２２０／７の熱抵抗が低いこ
とは応用しやすいという利点を与える０本発明の基本思
想は、第４図による回路では演算増幅器が関心のある低
周波範囲内で、すなわち１００ｋＨｚ以下の周波数にお
いて抵抗Ｒ５またはＲ５’にくらべてはるかに高くまた
純粋に実の入力インピーダンスを有することである。ブ
リッジ増幅器としての作動の際、すなわち演算増幅器Ｖ
Ｌの反転作動および演算増幅器ＶＲの非反転作動の際に
は、端子Ｂが基準電位に接続されなくてよいので、コン
デンサｃｋ′は必要でない。それによってコンデンサｃ
ｋ′と共に集積増幅器回路の端子ｇも省略され得る。

本発明の有利な実施態様は特許請求の範囲第２項以下に
記載されている。

〔実施例〕

以下、図面に示されている実施例により本発明を一層詳
細に説明する。

本発明による集積増幅器回路の享施例を示す第１図にお
いて、第４図中の要素と同一の要素には同一の参照符号
が付されている。集積増幅器回路は破線で囲まれたブロ
ックＩｓのなかに含まれている。非反転および反転入力
端と抵抗Ｒ１，Ｒ２およびＲ６ないしＲ１′、Ｒ２’お
よびＲ６’から成る実フィードバック回路を有する両演
算増幅器ＶＬおよびＶＲは第４図に相当する。両分圧器
、すなわち抵抗Ｒ２およびＲ２’の脚点を接続する第１
の節点は、演算増幅器ＶＬおよびＶＲの出力端を集積増
幅器回路Ｉｓの端子Ｃおよびｄと接続する端子ｆと接続
されている。

参照符号を付されていない両端子に、供給電位＋ＶＳお
よび基準電位−ｖｓを有する供給電圧が接続される。詳
細には説明されない内部接続ｔＶを介して、参照符号を
付されていない端子に接続されている供給電圧が両演算
増幅器ＶＬおよびＶＲに供給される。ブロックｔＶ内に
“＋”を付されている端子に、第１の節点および端子ｆ
に接続されている抵抗Ｒ３およびＲ４から成る抵抗分圧
器が接続されており、その分圧点から中間抵抗Ｒ８を介
して、第２の節点に接続されている電位Ｖｐが取出され
る。この第２の節点はさらに集積回路Ｉｓの端子ｅと、
また両供給抵抗Ｒ５およびＲ５′を介して演算増幅器Ｖ
ＬおよびＶＲの非反転入力端と接続されている。

抵抗Ｒ７を介して演算増幅器ＶＬの反転入力端は演算増
幅器ＶＲの非反転入力端と、また信号入力端子である集
積回路の端子りと接続されている。

演算増幅器ＶＬおよびＶＲに対する電圧供給を保証する
詳細には示されていない内部回路網ｌｖは、供給電位お
よび基準電位に対する接続線を両演算増幅器に分配する
２つの節点から成っている。

第２図に一層詳細に説明されるように、１つの他の実施
例の基準電位−ＶＳに対する節点には演算増幅器の出力
段のみが接続され、他方、第１図には示されていないが
、演算増幅器の入力段は各１つの追加的導線を介して第
１の節点および端子ｆと接続されている。

集積増幅器回路の抵抗Ｒ１ないしＲ８ならびにＲ１′、
Ｒ２′、Ｒ５’およびＲ６’の抵抗値の選定はドイツ連
邦共和国特許出願公開第３２３４４００号明細書に従う
て行われ得る。上記の抵抗と演算増幅器の外部回路はほ
ぼ完全に集積されている。

集積回路Ｉｓの信号入力端子りと演算増幅器ＶＬの反転
入力端および演算増幅器ＶＲの非反転入力端との内部接
続に基づいて両演算増幅器は逆相で制御され、また集積
回路はブリッジ増幅器として作動する。演算増幅器の入
力インピーダンスが実でありまた抵抗Ｒ５よりもはるか
に高い１００ｋ　ｌｌｚ以下の低周波範囲に対する回路
が構想されているので、演算増幅器ＶＬの非反転入力端
の容量接地および場合によってはそれと接続される端子
は省略され得る。抵抗Ｒ７を通って流れる電流は、それ
以外の回路のオフセット量が零に向かうならば消滅する
。集積回路ＩＳの流れ生産の際に出力直流電圧の絶対値
は公知技術によるブリッジ増幅器回路の場合よりも強、
く分散する。それに対してブリッジ増幅器にとって重要
な差出力電圧は本発明による集積増幅器回路ではほとん
ど影響されない。

第１図中には集積回路ＩＳとならんで、負荷要素ＲＬと
して設けられているスピーカに対する応用例と見なすべ
き外部回路が示されている。そのために演算増幅器の出
力端と接続されている集積回路の端子Ｃおよびｄがそれ
ぞれスピーカＲＬの１つの端子と接続されている。追加
的に端子Ｃまたは端子ｄと基準電位−ｖｓとの間にそれ
ぞれコンデンサＣｌ１ｌおよび抵抗Ｒ１１１の直列回路
またはコンデンサＣｍ２および抵抗Ｒｉ＋２の直列回路
が接続されている。電位Ｖ、を導く集積回路Ｉｓの端子
ｅからコンデンサＫが同じく基準電位−ＶＳに接続され
ている。このコンデンサには電位Ｖｐを有する節点と基
準電位−Ｖｓの端子との間の電圧を平滑化する役割をし
、また主として集積回路のスイッチオン特性を決定する
。基準電位−Ｖ、Ｓおよび供給電位子ＶＳは、集積回路
Ｉｓの参照符号を付されていない端子と接続されている
２つの端子に接続すべきである。供給電位および基準電
位用の両端子の間に、供給電圧のピークおよび変動を抑
制するためのフィルタコンデンサＣＳｔおよびＣＳ２が
接続されている。１つの信号発生器への信号入力端子り
の接続は１つの結合コンデンサＣｋおよびその自由端子
Ａを介して行われる。

実施例では、集積回路ＩＳの１つの電位に接続すべき端
子ｆは外部で基準電位−■≦に接続されている。

演算増幅器ＶＬおよびＶＲの回路構成の１例が第２図に
示されている。この回路は相補性バイポーラ技術により
構成されている。

１つのこのような増幅器の非反転入力端１は第１のｐｎ
ｐ）ランジスタｔ４のベースを制御し、そのコレクタは
基準電位−Ｖ、に、またそのエミッタは１つのダイオー
ドｄ２の負極に、またこのダイオードｄ２を介して第２
のｐｎｐ）ランジスタｔ３のベースに接続されている０
反転入力端２はその回路内で非反転入力端ｌに相当する
。すなわち反転入力端２は第３のｐｎｐトランジスタｔ
１のベース端子を形成し、そのコレクタは同じく基準電
位−ｖｓに、またそのエミッタは１つのダイオードｄ１
の負極に、またこのダイオードｄ１を介して第４のｐｎ
ｐ　）ランジスタｔ２のベースに接続されている。

第２のｐｎｐ　）ランジスタｔ３のエミッタは互いに等
しい２つの抵抗ｒ２％　ｒｌの直列回路を介して第４の
ｐｎｐ）ランジスタｔ２のエミッタと接続されている。

さらに両抵抗ｒ１およびｒ２の間の接続点は１つの定電
流源１１を介して供給電位子Ｖ、用の端子に接続されて
おり、他方第１のｐｎｐ）ランジスタｔ４および第３の
ｐｎｐ）ランジスタｔ１に対する供給電位−Ｖ、は第り
図による集積回路ｌＳの端子ｆから取出される。

第２のｐｎｐ　）ランジスタｔ３はそのコレクタで第１
のｎｐｎトランジスタｔ６のコレクタと接続されている
。そのベースは、ダイオードとして接続されている第２
のｎｐｎ）ランジスタｔ５のベースおよびコレクタなら
びに第４のｐｎｐトランジスタｔ２のコレクタに接続さ
れている。トランジスタｔ５およびｔ６のエミッタは同
じく端子ｆを介して集積回路の基準電位−ＶＳに接続さ
れている。

第２のｐｎｐ）ランジスタｔ３のコレクタも第４のｐｎ
ｐ）ランジスタｔ２のコレクタもそれぞれ１つの別のｐ
ｎｐ）ランジスタｔ７およびｔ８のベースを制御する。

第４のｐｎｐ）ランジスタｔ２により制御されるｐｎｐ
）ランジスタｔ７のエミッタは１つの電流源１２を介し
て供給電位＋Ｖｓ用の端子に、またそのコレクタで基準
電位−ＶＳを有する端子ｆに接続されている。第２のｐ
ｎｐｌ−ランジスタｔ３により制御されるｐｎｐ）ラン
ジスタｔ８のエミッタは１つの別の電流源１３を介して
供給電位＋Ｖｓ用の端子に、またそのコレクタで上記端
子ｆに接続されている。しかし、ｐｎｐ　）ランジスタ
ｔ７と異なり、１）ｎｐ）ランジスタｔ８のエミッタは
第３のｎｐｎ）ランジスタｔ９のベースにも接続されて
おり、トランジスタｔ７に対しては別の接続は設けられ
、ていない。

上記第３のｎｐｎ）ランジスタｔ９のエミッターコレク
タ間が２つの同一極性のダイオードｄ３およびｄ４の直
列回路および第４のｎｐｎ）ランジスタｔｌｏのベース
−コレクタダイオードにより橋絡されている。加えて、
第３のｎｐｎ）ランジスタｔ９のコレクタは一方では第
４の定電流源１４を介して供給電位子Ｖ、用の端子に、
他方ではダイオードｄ３の正極に接続されている。ダイ
オードｄ３に対して直列にそれと同一極性でダイオード
ｄ４が接続されており、その負極は第４のｎｐｎ）ラン
ジスタｔｌＯのコレクタと接続されている。第４のｎｐ
ｎ）ランジスタｔｌＯのベースは第３のｎｐｎトランジ
スタｔ９のエミッタに接続されており、そのエミッタは
端子ｆに接続されている。トランジスタｔｌＯのコレク
タは第７のｐｎｐ）ランジスタｔ１５のベースと接続さ
れている。

他方において、第３のｎｐｎ）ランジスタｔ９のコレク
タは第５のｎｐｎ　ｌ−ランジスタｔ１３のベースに接
続されている。このトランジスタｔ１３は第６のｎｐｎ
）ランジスタｔ１４と一緒に１つのエミッタ結合された
差動増幅器を形成し、その両エミッタは第５の電流源ｉ
５を介して前記の端子ｆおよび基準電位−ｖｓに接続さ
れている。

第５のｎｐｎｌ−ランジスタｔ１３のコレクタは、ダイ
オードとして接続された第８のｐｎｐ）ランジスタｔｌ
ｌのベースおよびコレクタに接続されており、このｐｎ
ｐ）ランジスタｔｌｌはそのエミッタで供給電位子Ｖｓ
用の端子に接続されており、またそのベースおよびコレ
クタで第９のｐｎｐトランジスタｔ１２のベースに接続
されている。

このｐｎｐ）ランジスタｔ１２は同じくそのエミッタに
直接に供給電位子ｖｓを与えられ、またそのコレクタで
直接にダイオードとして接続された第６のｎｐｎ）ラン
ジスタｔ１４のコレクタおよびベースと接続されている
。

演算増幅器の出力段には、エミッターコレクタ間を互い
に直列に接続されている２つの別のｎｐｎトランジスタ
ｔ１６およびｔ１７が属している。

その際、第７のｎｐｎ）ランジスタｔ１６のコレクタは
供給電位＋ｖｓ用の端子に、またそのエミッタは当該の
演算増幅器の信号出力端３に接続されている。他方、第
８のｎｐｎ）ランジスタｔ１７のエミッタはドイツ連邦
共和国特許出願公開第３２４５２８９号明細書の開示に
相応して直接に参照符号を付されていない端子を介して
基準電位−ＶＳ用の端子に接続されている。第８のｎｐ
ｎトランジスタｔ１７のコレクタは直接に演算増幅器の
信号出力端３と接続されており、そのベースは抵抗ｒ５
を介して、トランジスタｔ１７のエミッタに、また参照
符号を付されていない端子を介して基準電位−Ｖ、用の
端子に接続されている。

さらに、ｎｐｎ）ランジスタｔ１７のベースは、同じく
終段に属する第７のｐｎｐトランジスタｔ１５のコレク
タに接続されている。

また第７のｎｐｎ）ランジスタｔ１６のベースは抵抗ｒ
４を介してこのトランジスタｔ１６のエミッタと演算増
幅器の信号出力端３と第７のｐｎｐトランジスタｔｔＳ
のエミッタとに接続されている。さらに第７のｎｐｎ）
ランジスタｔ１６のベースは第６のｎｐｎ）ランジスタ
ｔ１４のコレクタおよびベースに接続されている。最後
に演算増幅器の信号出力端３は抵抗ｒ３を介して第５ま
たは第６のｎｐｎ）ランジスタｔ１３またはｔ１４のエ
ミッタと接続されている。

第２１！ｌによる演算増幅器の実施態様は下記の利点を
有する。

一ダイオードｄ１およびｄ２により、演算増幅器の入力
端子１および２の同相範囲が基準電位−Ｖｓまで達する
ことが保証される。

−トランジスタｔ５およびｔ６のベース電流が典型的な
電流増幅率に対してこれらのトランジスタのエミツタ面
積比を介して補償されることによって、またｐｎｐ）ラ
ンジスタｔ８のベース電流が、トランジスタｔ８のコレ
クタ電流と等しいコレクタ電流が流れるｐｎｐ　）ラン
ジスタｔ７のベース電流により補償されることによって
、オフセントの最小化が達成される。

しかし、他方において、第１図に示されているように、
端子ｆに通ずる導線を直接に、参照符号を付されていな
い基準電位−Ｖ、用の端子に接続することも可能である
。しかし、演算増幅器の出力段を通る電流は集積増幅器
回路のすべての他の電流よりも１桁以上大きいので、こ
のことは演算増幅器の寄生的特性に基づいて前段電流が
終段電流とカップリングすることに通ずる。このカップ
リングは増幅器回路のひずみ率の有害な上昇に通じ、こ
のことは特にこのような回路を無線およびテレビ用の出
力増幅器として使用する際に目立つ。

終端カップリングとならんで第２図による回路は、参照
符号を付されていない端子が集草回路の冷却板と導電結
合されており、また演算増幅器の基準電位−Ｖｓの接続
のために用いられ得るという利点を与える。

第１図による増幅器回路ＩＳの出力電力は４Ωの負荷抵
抗ＲＬおよび１４．４　Ｖの供給電圧では約１５Ｗ、ま
た８Ωの負荷抵抗ＲＬおよび２５Ｖの供給電圧では約３
０Ｗである。

第１図による本発明による集積増幅器回路の高い出力電
力を他の応用分野に活かすため、第３図にはステレオ増
幅器における集積増幅器回路の応用が示されている。第
１図および第４図中の要素と同一の要素には同一の参照
符号が付されている。

増幅器シンボルで示されている要素２１３は下記の特殊
性をもって、第１図に示されている集積増幅器回路Ｉｓ
を二重に含んでいる。

−第１図による両部分回路が参照符号を付されていない
２つの端子を介して、両部分回路に内部接続ｉＶを介し
て供給される電圧を供給される。

−両部分回路の抵抗分圧器の脚点が、端子ｆと接続され
る１つの共通の第１の節点に導かれる。

−両部分回路の分圧された供給電位Ｖｐが、単一の端子
ｅと接続される１つの共通の第１の節点に導かれる。

一分圧された供給電位ｖｐの導出のためには抵抗Ｒ３お
よびＲ４から成る１つの抵抗分圧器および１つの中間抵
抗Ｒ８で十分である。

−分圧された供給電位Ｖｐのフィルタリングのために端
子ｅが単一のコンデンサＫを介して基準電位−Ｖｓと接
続される。

一供給電圧のフィルタリングは第１図の場合と同様に両
フィルタコンデンサＣＳ＋およびＣＳ２により行われる
。

増幅器回路２ＩＳおよびその外部回路のすべての他の要
素は第１図による部分回路の二重化に相当する。入力端
および出力端は第１図に相応する参照符号を付されてお
り、添字は部分回路を示している。それぞれの出力端子
と基準電位−Ｖｓとの間に接続されているコンデンサお
よび抵抗から成る直列回路は部分要素内で１ないし４の
添字を付されている。

しかしながら第３図によるステレオ増幅器回路２ＩＳは
、２つの出力端および１つの入力端が追加的に必要とさ
れるので、もはや７個の接続ピンでは十分でない。従っ
て、この場合には特殊ケースが必要であるが、ステレオ
増幅器回路２ＩＳは、公知のものにくらべて、はるかに
高い出力電力を与える。

【図面の簡単な説明】

第１図は１つの応用例に必要な外部回路を有する本発明
による集積増幅器回路の回路図、第２図は両演算増幅器
の１つの構成例の回路図、第３図は本発明による集積増
幅器回路を使用して実現さｒｓ・・・集積回路、ｉＶ・
・・内部接続、ＶＬＳＶＲ・・・演算増幅器、ｖｐ・・
・分圧された供給電位、−ＶＳ・・・基準電位、＋ｙ、
・・・供給電位。 ＦＩＧ、１゜ ＦＩＧ２

Claims (1)

1. 【特許請求の範囲】 １）集積増幅器回路であって、 −それぞれ１つの反転入力端および１つの非反転入力端
   、各１つの出力端ならびに１つの供給電位および１つの
   基準電位用端子に対する節点への接続を有する第１およ
   び第２の演算増幅器を有し、 −２つの抵抗から成り出力端から第１の節点へ接続され
   ている１つの抵抗分圧器とその分圧点から当該の演算増
   幅器の反転入力端へ接続されている１つの別の抵抗とか
   ら成る、両演算増幅器のそれぞれ１つの実フィードバッ
   ク回路を有し、−供給電位用端子に対する節点と第１の
   節点との間に接続されており、その分圧点が１つの中間
   抵抗を介して第２の節点と、また各１つの供給抵抗を介
   して両演算増幅器の非反転入力端と接続されている１つ
   の別の抵抗分圧器を有し、−第１の演算増幅器の反転入
   力端に接続されている１つの前置抵抗を有し、 −１つの信号を供給するための端子、演算増幅器の出力
   端において２つの信号を取出すための端子、供給および
   基準電位用端子に対する節点を供給電圧源と接続するた
   めの端子および第１および第２の節点の接続のための端
   子を有する集積増幅器回路において、 前置抵抗（Ｒ７）および第２の演算増幅器（ＶＲ）の非
   反転入力端（＋）と接続されている単一の端子（ｈ）が
   信号の供給に用いられていることを特徴とする集積増幅
   器回路。 ２）両演算増幅器（ＶＬ、ＶＲ）が構成の点で、またそ
   れらのフィードバック抵抗および給電抵抗（Ｒ１、Ｒ２
   、Ｒ６、Ｒ５、Ｒ１′、Ｒ２′、Ｒ６′、Ｒ５′）を含
   めて値の選定の点で互いに等しいことを特徴とする特許
   請求の範囲第１項記載の集積増幅器回路。 ３）両演算増幅器（ＶＬ、ＶＲ）のフィードバック回路
   の前記別の抵抗（Ｒ６、Ｒ６′）の値が給電抵抗（Ｒ５
   、Ｒ５′）の値と中間抵抗（Ｒ８）の２倍の値との和に
   等しいことを特徴とする特許請求の範囲第１項または第
   ２項記載の集積増幅器回路。 ４）両演算増幅器（ＶＬ、ＶＲ）のフィードバック回路
   の前記別の抵抗（Ｒ６、Ｒ６′）の値と第１の演算増幅
   器（ＶＬ）の前置抵抗（Ｒ７）の値とが互いに等しいこ
   とを特徴とする特許請求の範囲第１項ないし第３項のい
   ずれか１項に記載の集積増幅器回路。 ５）第１の節点が抵抗分圧器の基準点であり、またその
   端子（ｆ）により供給電圧源の基準電位（−Ｖ＿ｓ）に
   接続されることを特徴とする特許請求の範囲第１項ない
   し第４項のいずれか１項に記載の集積増幅器回路。 ６）基準電位（−Ｖ＿ｓ）用端子に対する節点が演算増
   幅器（ＶＬ、ＶＲ）の出力段の基準点と接続されており
   、また供給電圧源の基準電位（−Ｖ＿ｓ）に接続すべき
   第１の節点が同時に抵抗分圧器（Ｒ１、Ｒ２；Ｒ１′、
   Ｒ２′；Ｒ３、Ｒ４）および演算増幅器の入力段の基準
   点であり、両節点とそれらの端子との間に内部導通接続
   が存在しないことを特徴とする特許請求の範囲第１項な
   いし第５項のいずれか１項に記載の集積増幅器回路。 ７）基準電位（−Ｖ＿ｓ）の接続のための節点と接続さ
   れている端子（参照符号を付されていない）が冷却板と
   して構成されていることを特徴とする特許請求の範囲第
   １項ないし第６項のいずれか１項に記載の集積増幅器回
   路。 ８）ステレオ増幅器として使用し、１つのケース（２Ｉ
   Ｓ）内に集積増幅器回路（ＩＳ）が二重に構成されてい
   ることを特徴とする特許請求の範囲第１項ないし第７項
   のいずれか１項に記載の集積増幅器回路。 ９）ステレオ増幅器として使用し、第１の節点と第２の
   節点と供給および基準電位（＋Ｖ＿ｓ、−Ｖ＿ｓ）用端
   子に対する節点とがそれぞれ一括されており、またそれ
   ぞれただ１つの端子（ｆ、ｅ、参照符号なし）を有し、
   また中間抵抗（Ｒ８）が一重であり両集積部分回路に共
   通であることを特徴とする特許請求の範囲第８項記載の
   集積増幅器回路。 １０）ステレオ増幅器回路が１つのチップ上で１つのケ
   ース内に収容されていることを特徴とする特許請求の範
   囲第８項または第９項に記載の集積増幅器回路。