JPS61224315A - 半導体のエピタキシヤル成長方法 - Google Patents

半導体のエピタキシヤル成長方法

Info

Publication number
JPS61224315A
JPS61224315A JP6367885A JP6367885A JPS61224315A JP S61224315 A JPS61224315 A JP S61224315A JP 6367885 A JP6367885 A JP 6367885A JP 6367885 A JP6367885 A JP 6367885A JP S61224315 A JPS61224315 A JP S61224315A
Authority
JP
Japan
Prior art keywords
pipe
gas
wafer
nozzle
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6367885A
Other languages
English (en)
Other versions
JPH0544823B2 (ja
Inventor
Hironori Inoue
洋典 井上
Takaya Suzuki
誉也 鈴木
Noboru Akiyama
登 秋山
Michio Ogami
大上 三千男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6367885A priority Critical patent/JPS61224315A/ja
Publication of JPS61224315A publication Critical patent/JPS61224315A/ja
Publication of JPH0544823B2 publication Critical patent/JPH0544823B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体のエピタキシャル方法及び装置 ゛に係
り、特に多数枚の基板ウェハに均一でかつ高品質のエピ
タキシャル層を形成する方法及び装置に関する。
〔発明の背景〕
反応容器内に半導体基体ウェハを収納し、高温に加熱し
ながら原料ガスを供給し、ウェハ表面に気相反応により
エピタキシャル成長層を形成し、エピタキシャルウェハ
を得るエピタキシャル成長プロセスはBip、LSI等
半導体デバイス製造プロセスに広く適用されている。近
年、MO5/LSIへのエピタキシャルウェハ適用が検
討されつつあり、よりプロセスコストの廉価なエピタキ
シャル成長方法の開発が望まれている。エビ成長のプロ
セスコストを大幅に低減するには一回の成長工程におけ
るウェハ処理数を増大する方法が最も効果的である。こ
のような方法として1例えば特開昭50−91255号
公報に示されるようないわゆるホットウォールを用いる
エピタキシャル成長方法がある。この方法は通常の不純
物拡散の場合と同様にウェハを立てて並べることによっ
て反応管単位長さ当りのウェハ収納数を増やし、管状の
抵抗加熱炉内で加熱することでウェハの均一な加熱を実
現したもので1反応管壁は文字通すホットウオール状態
となる。しかしながら、この方法はエピタキシャル層の
膜厚均一性で難点があり実用化が遅れている。膜厚不均
一は主として、原料ガスを長さのある筒状反応管の一方
側から導入し他方側から排出することから、高温の反応
管壁への析出による原料ガスの消耗が大きく、ガス下流
側での成長速度が小さくなるために生じる。このような
要因による膜厚不均一はガス上流側ウェハと下流側ウェ
ハの膜厚ばらつきとなって示される。
ホットウォールを用いるエピタキシャル成長方法のもう
一つの膜厚不均一としてウェハ熱のばらつきがある。ウ
ェハ収納数を増やす目的でウェハを立て1開隔を小さく
して反応管内に収納することから原料ガスがウェハ中央
部まで均一に供給されず、ウェハ周辺が厚く、中心が薄
い膜厚分布を生じる。
膜厚分布不均一の問題点を解消する方法の一つとして1
反応管内圧力を減圧とする方法等が提案され実施されて
いるが完全な実用炉としては未だ完成していない。
また、特開昭55−24424号公報に示されるように
示さ孔るように、IM料ガスをノズルを用いてできるだ
けウェハ近傍まで導き反応管壁における材耗を小さくし
、ウェハ間膜厚ばらつきを低減する方法も提案されてい
る。この場合、ノズル自身が加熱を受け、ノズル壁への
Si析出が問題となるがノズルを二重管構造としてノズ
ル壁を冷却する工夫がなされている。しかしながら、こ
の方法は噴出孔は1つの単孔ノズルで、前述したウェハ
中央の原料ガス供給不均一は改善されない。また、原料
ガスの流れ方向と冷却ガスの流れ方向とが同一であり、
高温となるノズル孔側はど冷却効果は低下する。孔部を
含むノズル全体での析出を防止するには多量の冷却ガス
を必要とし、冷却ガスを反応系内排出する場合にはウェ
ハの温度不均一やガス濃度の低下を招き、結局ウェハ間
の膜厚分布を不均一にする。
〔発明の目的〕
本発明の目的は、多数枚の半導体層に均一なエピタキシ
ャル層を形成することができる半導体のエピタキシャル
成長方法を提供するにある。
〔発明の概要〕
本発明者等はホットウォールを用いたエピタキシャル成
長方法における膜厚不均一の主因が各ウェハに対する原
料供給の不均一にある点と考え、ノズルによる均一ガス
供給法について種々検討した。ノズルにより原料ガスを
供給する場合の最大の問題点は、前述したようにノズル
内壁への析出であり、種々の形状のノズルについて冷却
効果を調べ本発明に至った。
本発明の特徴とするところは、各々のウェハに対応する
位置に多数の噴出孔または、スリットを配した二重管ノ
ズルにより各ウェハに均一に原料ガスを供給し、かつ原
料ガスの流れ方向と逆向きの冷却ガスによって効率良く
ノズル全体を冷却しノズル壁への析出を防ぐにある。
〔発明の実施例〕
以下、シリコンのエピタキシャル成長を例として第1図
に従って詳細に説明する。
第1図において、1は石英ボート(図示していない)上
に多数立党てて並べられたシリコン単結晶ウェハで、反
応管2の中央に収納され環状抵抗加熱炉3で約1100
℃に加熱されている。これらの構成は従来のホットウォ
ールを用いたエピタキシャル成長方法と同一である。4
は本発明のガス供給ノズルで、第2図に拡大して示すよ
うに、炉内で加熱を受ける部分は内管41を原料ガスが
、外管42を冷却ガスが通る二重管構造となっている。
ノズル4には各ウェハに対応して小孔5が設けてあり、
この小孔5から各ウェハ1に対し一様な濃度の原料ガス
が均一に供給される。この時本発明により冷却ガスと原
料ガスは互いにその流れが逆向きとなる方向に導入する
ことによって、成長領域におけるノズル壁の温度はほぼ
一様に冷却される。
次に実際のシリコンエピタキシャル成長について説明す
る。先ず反応管2の一端のフランジ6を開放し1石英ボ
ートに直径4インチのシリコン単結晶ウェハ1をその表
面側を外にし2枚ずつ重ね合せ、1a11の間隔で25
列、50枚立てて並べ反応管2中夫に収納する。次いで
ノズル4に設けられウェハの間隔に対応した25+1ケ
の孔5よりN2 ガスを約309 /ffl1nで5分
間供給し炉内の空気を排気ロアより排出する。N2 ガ
スを止め、反応のキャリヤガスとするN2ガスを30Ω
/akin流しながら抵抗加熱炉3に通電しウェハ1を
1100℃まで昇温する。ノズル5には冷却ガスとして
H。
ガスを反応ガスの流れ方向と逆向きとなる方向から約5
012 /l1lin流し、ノズル壁を冷却する。
1100℃にウェハ温度の保持を終えたら、キャリヤガ
ス中にシリコン原料の例えば四塩化ケイ素(SiCβ4
)を約1mo 1%混入しエピタキシャル成長を開始す
る。反応ガスの流れ方向と冷却ガス流れ方向が互いに逆
向きであることから、高温の反応領域を通過しガス温度
が順次高くなる傾向がほぼ相殺し、ノズル壁は一様に冷
却を受はノズル4内でのSi析出を防ぐことができる。
また。
噴出孔5から噴出する原料ガス温度は全ての噴出孔5に
おいてほぼ同一となり、ウェハ1間の温度不均一は生じ
ない。更にまた、各ウェハ1には均一の濃度で均一温度
の原料ガスが小孔5よりウェハ1中央まで均一に供給さ
れる6 所望の時間の成長を終えた後S i CQ4ガスとHC
Qガスの供給を止め抵抗加熱炉3の温度を除徐に下げウ
ェハ1を冷却する。反応管2内をN2ガスに置換した後
フランジ6の一端を開放しウェハ1を取り出す。
以上の実施例によればエピタキシャル膜厚のウェハ内、
ウェハ間itらつきを大幅に低減できる。
次に本発明の別な実施例について第3図に従って説明す
る。1はシリコンウェハで1石英ホルダー8に主面を水
平にし積層状態で保持することにより収納数を増やす工
夫がなされている。2は反応容器である。3はSiCが
コートしたカーボン加熱体で反応容器2外に設けた加熱
手段(例えば高周波誘導コイル)9によって1100℃
以上に加熱され、ウェハ1を成長温度まで輻射加熱する
10はウェハの均一加熱を保つための保温バッファであ
る。11はホルダー8に回転を与える回転軸、12は廃
ガスの排気ノズルである。4は本発明になる二重管ノズ
ルである。以上の構成のエピタキシャル成長装置によれ
ばウェハ1に回転が与えられることによりウェハ内膜厚
分布を一層均一にすることが可能となる。更にまた。ホ
ットウォールとなる反応壁をSiCとすることにより、
昇降温時の析出Siの剥離を低減でき(石英とSiは膨
張係数の差が大きい)、ダストに起因する結晶欠陥も大
幅に減少できる。
次に、原料ガス中にハロゲン化水素を混入し成長に選択
性を与え、ノズルへのSi析出を防止する方法において
、本発明のノズル冷却法を適用する実施例について説明
する。第4図は選択成長の原理を説明するための実験デ
ータである。この図はある一定の5iCQ、濃度に対し
、ノズルと同材質の石英ウェハとシリコンウェハを用い
成長し、原料ガス中に混入するHCl2濃度、及びシリ
コン析出状態の関係を示す。領域Aは石英にもシリコン
ウェハにも析出しない、Bはシリコンウェハのみに析出
し石英に析出しない、Cはシリコンウェハにも石英にも
析出する領域を示す。このように。
HCQを混入することによりシリコンウェハと石英で選
択性を生じる。今、1100”cでHCQを3 mo1
%混入すると石英ノズルを冷却しなくても析出は生じず
シリコンウェハ上にエピタキシャル成長が可能である。
しかしながら、この場合のエピタキシャル層の成長速度
はエツチングガスであるHCQの混入により約173に
低下し実用的でない、また、−択成長領域Bも非常に狭
く不安定と考えられる。HCΩ濃度を1 m o 1%
に下げ実用的成長速度を確保すると共に、冷却ガスによ
ってノズル温度を約100℃程度下げればノズルへのシ
リコン析出を防止できることは図から容易に理解できる
。このような選択成長によってノズルの全領域でのSi
析出を防ぐにはノズル温度の一様な冷却がキーポイント
となる6本発明による冷却方法を適用すれば前述したよ
うにノズルの均一な冷却が可能で少量のHCQ添加によ
ってより効果的にノズル全領域のSi析出を防ぐことが
可能である。
本実施例の二重管ノズルでは多数の孔を有する構造であ
るが、多数の孔の代りにスリットとしても同様の効果を
得ることは当然である。また、本実施例においては反応
圧力に関して特に触れなかったが常圧、減圧いずれの場
合に対しても適用可能である。また、本説明では冷却ガ
スを反応管外に直接排出する方法について述べたが、冷
却ガスによる原料ガス濃度の希釈を考慮し成長条件を決
めれば反応管内へ排出した後反応廃ガスと共に管外に排
出しても良い。更にまた、冷却ガスにはN2ガス、不活
性ガス等の使用も可能である。
〔発明の効果〕
本発明のエピタキシャル成長方法によって4インチ径の
シリコンウェハ5o枚に厚さ10μmのエピタキシャル
層を形成した結果、膜厚のウェハ間ばらつき±5%、ウ
ェハ内ばらつき±3%を得。
従来法に比べばらつき幅は1/2以下に低減できた。
【図面の簡単な説明】
第1図は本発明の一実施例を示す断面図、第2図は本発
明に使用するノズル断面図、第3図は他の実施例を示す
図、第4図は本発明の他の実施例を説明するための参考
図である。 1・・・半導体ウェハ、2・・・反応管、3・・・加熱
炉、4・・・ガス供給ノズル、5・・・小孔。

Claims (1)

    【特許請求の範囲】
  1. 1、反応管内に多数枚の半導体ウェハを、前記半導体、
    ウェハ全体を包含し高温に加熱しつつノズルから前記ウ
    ェハに原料ガスを供給しエピタキシャル層を形成する半
    導体のエピタキシャル成長方法において、原料ガスを供
    給する多数の孔、またはスリットを有し、かつ、内管の
    原料ガスの流れ方向と外管の原料ガスの流れ方向が互い
    に逆向きとなる二重管ノズルを用いてエピタキシャル層
    を形成する半導体のエピタキシャル成長方法。
JP6367885A 1985-03-29 1985-03-29 半導体のエピタキシヤル成長方法 Granted JPS61224315A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6367885A JPS61224315A (ja) 1985-03-29 1985-03-29 半導体のエピタキシヤル成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6367885A JPS61224315A (ja) 1985-03-29 1985-03-29 半導体のエピタキシヤル成長方法

Publications (2)

Publication Number Publication Date
JPS61224315A true JPS61224315A (ja) 1986-10-06
JPH0544823B2 JPH0544823B2 (ja) 1993-07-07

Family

ID=13236259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6367885A Granted JPS61224315A (ja) 1985-03-29 1985-03-29 半導体のエピタキシヤル成長方法

Country Status (1)

Country Link
JP (1) JPS61224315A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244443A (ja) * 2007-02-28 2008-10-09 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
CN110648899A (zh) * 2019-09-06 2020-01-03 上海华力集成电路制造有限公司 通过原子层沉积工艺沉积氮化硅的方法及半导体晶圆

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS497992A (ja) * 1972-05-13 1974-01-24

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS497992A (ja) * 1972-05-13 1974-01-24

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244443A (ja) * 2007-02-28 2008-10-09 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
CN110648899A (zh) * 2019-09-06 2020-01-03 上海华力集成电路制造有限公司 通过原子层沉积工艺沉积氮化硅的方法及半导体晶圆

Also Published As

Publication number Publication date
JPH0544823B2 (ja) 1993-07-07

Similar Documents

Publication Publication Date Title
EP0502209B1 (en) Method and apparatus for growing compound semiconductor crystals
JPH0567571A (ja) 気相成長装置
JPH03209817A (ja) バッチ式熱処理装置
JP2010232624A (ja) Iii族窒化物半導体の気相成長装置
JPS63316425A (ja) 半導体装置の製造装置
JPS61224315A (ja) 半導体のエピタキシヤル成長方法
JPS62263629A (ja) 気相成長装置
JPH0230119A (ja) 気相成長装置
JPH0316208A (ja) シリコンエピタキシャル成長装置
JPH0940491A (ja) 半導体結晶膜の成長方法
JPS61199629A (ja) 半導体のエピタキシヤル成長装置
JPH01253229A (ja) 気相成長装置
JPS6168393A (ja) ホツトウオ−ル形エピタキシヤル成長装置
JPS62214614A (ja) 減圧cvd装置
JP2000349030A (ja) 気相反応装置
JPS6114195A (ja) 有機金属熱分解縦型気相成長装置
JPS6071596A (ja) 気相成長装置
JPS6010621A (ja) 減圧エピタキシヤル成長装置
JPH039609B2 (ja)
JPH0551294A (ja) 気相成長装置
JP4142450B2 (ja) Cvdによって物をエピタキシャル成長させる装置
JPS6240720A (ja) 気相エピタキシヤル成長装置
JPH039608B2 (ja)
JPH116068A (ja) 減圧気相成長装置
JP2007180417A (ja) 半導体基板製造方法