JPS6122314Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はビデオテープレコーダ等のタイマーに
採用して有効な時間設定回路に関する。

以下まず本考案を採用するビデオテープレコー
ダのタイマーの回路動作を第１図に図示せるブロ
ツク図に付き説明する。図中、図番１はタイマー
の表示部を示し、該表示部１は７セグメントを組
合わせて成る数字セグメントのうち“分”を表示
する分表示部１ａ，１ｂと、“時”を表示する時
表示部１ｃ，１ｄと、分と時の表示部間に於て秒
周期で点滅する仕切部１ｅと、午前午後を表示す
るAP表示部１ｆと通電時点灯し続ける通電表示
部１ｇより成る。又図番２は、商用電源を分周
し、設定時刻に出力を発する目覚し用集積回路、
３は集積回路出力発生後に於ける分表示部の下の
ケタの表示出力の変動を捕えて２分周期の刻時パ
ルスを導出するパルス整形回路を表わす。尚表示
出力の変動の捕え方としては、第２図に図示せる
如く、前記分表示部の下のケタの数字セグメント
１ｂのうち左側に位置する縦セグメントｅ及びｆ
に対応した表示出力（第２図Ｂ及びＣ）の加算出
力は、表示の変化（第２図Ａ）に伴つて第２図Ｄ
の如く変化する。従つて前記パルス整形回路３は
２分周期で立上る前記加算出力Ｄを変換して刻時
パルスを導出している。更に図番４は該刻時パル
スを計数し乍ら設定時間を検出して出力を発生す
る時間設定回路、５は、集積回路出力により駆動
され出力を発生して前記パルス整形回路３と前記
時間設定回路４に電源電圧を印加し、時間設定回
路出力に応答して出力を絶つ制御電圧発生回路、
DSは、時刻合わせ端子AJと現時刻表示端子PT及
び時刻設定端子TSを選択する表示モード変更ス
イツチを示す。尚該表示モード変更スイツチDS
が時刻合わせ端子AJや時刻設定端子TSを選択し
た場合には、該両端子出力が前記パルス整形回路
３の動作を規制し、刻時パルスの発生を阻止する
様構成している。

以下、上述の構成から成るタイマーの動作に付
き述べる。タイマー使用に際して、時刻合わせは
前記表示モード変更スイツチDSを切換え図示省
略した表示変更回路出力を前記集積回路２に入力
して為し、時刻設定も前記表示モード変更スイツ
チDSを切換え、同様の操作を為す。又時間設定
は時間設定回路４中の後述の時間設定スイツチを
切換えることにより30分間隔120分迄の選択を行
なう。

時刻と時間の設定されたタイマーは、商用電源
周波数を分周して刻時しながら表示部に時刻を表
示する前記集積回路２が、設定時刻を検知して出
力を発し、前記制御電圧発生回路５の出力を発生
せしめ、ビデオテープレコーダを動作せしめると
共に、前記加算出力を変換した前記パルス整形回
路３の刻時パルスを時間設定回路４が計数し乍ら
設定時間を検知して出力を発生し前記制御電圧発
生回路５の出力を絶ち、ビデオテープレコーダの
動作を停止する。

本考案は、上記時間設定回路の具体的回路構成
を提案するものである。

第３図は、上述のタイマーのパルス整形回路３
及び時間設定回路４を具体的に示す回路結線図で
あり、以下該回路の動作を順を追つて説明する。
設定時刻検出に伴つて印加される電源電圧により
動作状態となるパルス整形回路は、ｅセグメント
とｆセグメントの表示出力を第１抵抗R₁と第２
抵抗R₂及び第３抵抗R₄により構成される可算回
路に入力し、該加算出力を第１コンデンサーC₁
及び第６抵抗R₆で構成される微分回路に入力
し、該微分出力の正のパルスで導通状態となる第
１トランジスタTr₁は、コレクタ側に立下りパル
ス、即ち刻時パルスを導出する。該刻時パルス
は、印加される前記電源電圧によりクリアされて
いるカウンターCTに入力される。該カウンター
CTは、少くとも、刻時パルスの入力端子Tiと電
源端子Tv，Teと、クリア端子Tcと、フリツプフ
ロツプで構成される計数回路の計数出力のうち2⁴
の計数出力を発する４乗端子T₄2⁵の計数出力を
発する５乗端子T₅，2⁶の計数出力を発する６乗
端子T₆を有している。又揺動自在の時間設定ス
イツチの検知側スイツチSw₂の30分接点３０Ｍに
は４乗端子T₄の出力が、又60分接点６０Ｍには
５乗端子T₅の出力が、更に90分接点には逆方向
に接続された第３・第４ダイオードD₃，D₄を介
して入力される前記４乗端子出力及び５乗端子出
力をベースに入力する第２トランジスタTr₂のエ
ミツタ出力が、又更に120分接点１２０Ｍには６
乗端子T₆の出力がそれぞれ接続され、前記検知
側スイツチSw₂の接片は、30分接点、60分接点、
90分接点、120分接点、連続接点CONTの順に配
列された各接点を回動選択し、設定時間検出出力
を発生する様構成され、前記検知側スイツチSw₂
の接片と連動する計数解除側スイツチSw₁の接片
は、連続接点CONTに接し第２コンデンサーC₂
の放電出力により前記カウンタCTをクリアする
様構成している。

従つて上述の如き構成によれば、時間計数中即
ちビデオテープレコーダの記録若くは再生動作中
に計数値をそのままにして設定時間のみを誤動作
なく変更し得、又必要に応じ計数値をもクリアし
改めて設定時間を再設定することもできる。即ち
設定時間の変更は、時間設定スイツチSwを回動
せしめて、接点を選択すれば良く、又前記カウン
タCTが、変更しようとする設定時間を既に計数
している場合には、前記時間設定スイツチSwを
回動する過程若くは回動停止と同時に設定時間検
出出力を発生し、ビデオテープレコーダを停止状
態にせしめる。更に設定時間を再設定する場合
は、一旦前記時間設定スイツチSwを連続側
CONTに回動し、前記計数解除側スイツチSw₁の
接片により前記カウンターCTの計数値をクリア
した後所望の設定時間に前記時間設定スイツチ
Swを再設定すればビデオテープレコーダを停止
せしめることなく、再設定の時点から設定時間を
計数せしめることができる。

【図面の簡単な説明】

第１図は本考案を採用するタイマーのブロツク
図、第２図は要部の動作原理説明図、第３図は本
考案の一実施回路例をそれぞれ示す。 主な図番の説明、CT……カウンター、CONT
……連続接点、SW……時間設定スイツチ、SW₁
……計数解除側スイツチ、SW₂……検知側スイツ
チ。

Claims (1)

1. 【実用新案登録請求の範囲】 設定時刻より、設定時間に限り出力を発生する
   電子機器用タイマーの時間設定回路を、 設定時刻検出出力を起点として一定周期の信号
   をフリツプフロツプにより計数する計数回路と、 前記フリツプフロツプ出力の１若くは２を組み
   合わせ所定の設定時間を検出する複数個の接点を
   検出出力発生順に配すると共に最長設定時間検出
   接点側に時間設定を解除する連続接点を配し、設
   定時間を選択する検知側スイツチの接片と前記連
   続接点選択時前記計数回路をクリアする計数解除
   側スイツチの接片を揺動自在に連動せしめて成る
   時間設定スイツチ、 で構成せしめて成る時間設定回路。