JPS61221964A - ベクトル．デ−タ処理装置 - Google Patents
ベクトル．デ−タ処理装置Info
- Publication number
- JPS61221964A JPS61221964A JP60064532A JP6453285A JPS61221964A JP S61221964 A JPS61221964 A JP S61221964A JP 60064532 A JP60064532 A JP 60064532A JP 6453285 A JP6453285 A JP 6453285A JP S61221964 A JPS61221964 A JP S61221964A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- data
- vector element
- operand
- element data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ベクトル・データ処理装置に関し、特にベク
トル・エレメント・データをブロック転送によってベク
トル嗜エレメントデータ・バッファに転送することによ
ってベクトル演算の高速処理を可能くするベクトル・デ
ータ処理装置に関する。
トル・エレメント・データをブロック転送によってベク
トル嗜エレメントデータ・バッファに転送することによ
ってベクトル演算の高速処理を可能くするベクトル・デ
ータ処理装置に関する。
科学技術計算の分野では、ベクトルΦデータの処理を超
高速で行うことが求められておシ、その高速性を実現す
るためには、ベクトル・エレメント・データを演算装置
に順次高速に供給することのアドレス間隔をもって配置
されている。このアドレス間隔がベクトル拳エレメント
・データ長く一致していれば、そのベクトル・エレメン
ト・データは連続に配置されているとい＼、一致してい
なければ不連続に配置されているという。従来。
高速で行うことが求められておシ、その高速性を実現す
るためには、ベクトル・エレメント・データを演算装置
に順次高速に供給することのアドレス間隔をもって配置
されている。このアドレス間隔がベクトル拳エレメント
・データ長く一致していれば、そのベクトル・エレメン
ト・データは連続に配置されているとい＼、一致してい
なければ不連続に配置されているという。従来。
置より必要とするベクトル・エレメント・データを含む
ブロックを一括して読出してバッファ記憶装置に蓄えて
おき、演算装置に該当ベクトル・エレメント・データを
バッファ記憶装置から高速に供給し、ベクトル演算の実
質的な性能向上を図る手段が考えられてきた。しかしな
がら、ベクトル・エレメント・データが不連続に配置さ
れている場合には、一括して転送され九近傍のデータが
、ベクトル・エレメント・データとして参照される可能
性が減少し、性能向上に大きな期待をかけることはでき
ず、また、バッファ記憶装置の使用効率の低下を招く恐
れもある。
ブロックを一括して読出してバッファ記憶装置に蓄えて
おき、演算装置に該当ベクトル・エレメント・データを
バッファ記憶装置から高速に供給し、ベクトル演算の実
質的な性能向上を図る手段が考えられてきた。しかしな
がら、ベクトル・エレメント・データが不連続に配置さ
れている場合には、一括して転送され九近傍のデータが
、ベクトル・エレメント・データとして参照される可能
性が減少し、性能向上に大きな期待をかけることはでき
ず、また、バッファ記憶装置の使用効率の低下を招く恐
れもある。
上記の理由によシ、従来技術では、ベクトル・エレメン
ト・データが不連続に配置されている場合には、ブロッ
ク転送機能の使用を諦め、ベクトル・オペランド・アド
レスとベクトル要素間距離とを保持するレジスタを設け
、ベクトルのオペランド・アドレスとベクトル要素間距
離とから１エレメントごとの先行するベクトル・エレメ
ント・データのアドレスを逐次生成することで、先行フ
ェッチを行っていた。
ト・データが不連続に配置されている場合には、ブロッ
ク転送機能の使用を諦め、ベクトル・オペランド・アド
レスとベクトル要素間距離とを保持するレジスタを設け
、ベクトルのオペランド・アドレスとベクトル要素間距
離とから１エレメントごとの先行するベクトル・エレメ
ント・データのアドレスを逐次生成することで、先行フ
ェッチを行っていた。
上述のペク）／Ｉ／−エレメント・データが不連続に配
置されている場合に、ベクトルΦオペラン）％アドレス
とベクトル要素間距離とからベクトル・エレメントＯデ
ータの１エレメントごとに先行するベクトル・オペラン
ド１アドレスを逐次生成し、これにより。
置されている場合に、ベクトルΦオペラン）％アドレス
とベクトル要素間距離とからベクトル・エレメントＯデ
ータの１エレメントごとに先行するベクトル・オペラン
ド１アドレスを逐次生成し、これにより。
１エレメントごとに先行フェッチ、転送を行なう方式で
は、前記ベクトル・オペランド・アドレスの生成と転送
が１エレメントごとに行なわれるのでこのために時間が
か＼リブロック転送を利用する場合に比較して性能向上
の面でかえって不利になる場合があるという欠点があっ
た。
は、前記ベクトル・オペランド・アドレスの生成と転送
が１エレメントごとに行なわれるのでこのために時間が
か＼リブロック転送を利用する場合に比較して性能向上
の面でかえって不利になる場合があるという欠点があっ
た。
上に格納されている複数のベクトル・オペランドのそれ
ぞれのベクトル・オペランド・アドレスを保持するベク
トル・オペランド拳アドレス レジスタと、該ベクトル
・エレメント・データ間のアドレス差分を示すベクトル
要素間距離を保持するベクトル要素間距離レジスタと、
前記ベクトル・要素間距離が、ベクトル・エレメント・
データ長に等しいか、またはデータ処理装置によって固
有に定まるオペランド・フェッチ・データ巾に等しいか
若しくは小さいことを検出する。ベクトル要素間距離チ
ェック回路とを含み、前記ベクトル要定ブロックのベク
トル・エレメント・データをフェッチして、所定のベク
トル・エレメント拳データ・バッファに蓄えておき演算
装置に対して、該当ベクトル・エレメント・データ・バ
ッファから、該当ベクトル・エレメント・データを供給
することｅ％徴とするベクトル・データ処理装置が得ら
れる。
ぞれのベクトル・オペランド・アドレスを保持するベク
トル・オペランド拳アドレス レジスタと、該ベクトル
・エレメント・データ間のアドレス差分を示すベクトル
要素間距離を保持するベクトル要素間距離レジスタと、
前記ベクトル・要素間距離が、ベクトル・エレメント・
データ長に等しいか、またはデータ処理装置によって固
有に定まるオペランド・フェッチ・データ巾に等しいか
若しくは小さいことを検出する。ベクトル要素間距離チ
ェック回路とを含み、前記ベクトル要定ブロックのベク
トル・エレメント・データをフェッチして、所定のベク
トル・エレメント拳データ・バッファに蓄えておき演算
装置に対して、該当ベクトル・エレメント・データ・バ
ッファから、該当ベクトル・エレメント・データを供給
することｅ％徴とするベクトル・データ処理装置が得ら
れる。
本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。第
１図において本発明の一実施例は、ベクトル演算で扱う
オペランド数が２の場合の例であり、第１ベクトル・オ
ペランド及び第２ベクトル・オペランドのそれぞれのベ
クトル・オペランドへアドレスを保持するベクトル・オ
ペランド・アドレスレジスタ１．１及び２１と、第１ベ
クトル・オペランド及び第２ベクトル・オペランドのそ
れぞれのベクトル要素間距離を保持するベクトル要素間
距離レジスタ１２及び２２と、ベクトル・オペランドの
データ長全保持するデータ長レジスタ４０と、データ処
理装置によって固有に定まるオペランドもフェッチ・デ
ータ巾を保持するフェッチ巾レジスタ５（１＠１ベクト
ル吋ペランドと第２ベクトル・オペランドのそれぞれの
ベクトル要素間距離が、ベクトル・オペランドのデータ
長に等しいか、またはオペランド１フエツ外データ巾に
等しいか若しくは小さいことを検出するベクトル要素間
距離チェック回路１３及び２３と、前記ベクトル要素間
距離チェック回路１３及び２３の検出出力が嵜瞭噌ある
とき、それぞれのベクトル−エレメント・データに対し
て、主記憶装置１０からベクトル拳エレメント・バッフ
ァへのブロック転送を起動させるベクトルヴロック転送
回路１４及び２４と、第１ベクトル・オペランド及び第
２ベクトル・オペランドのそれぞれのペクトＭエレメン
ト・データを蓄えておき、これを演算装置に供給するベ
クトル・エレメント・データバッファ１５及び２５とを
含む。主記憶装置１０に格納されている第１ベクトル自
オペランドへデータをベクトル・エレメント・データ・
バッファ１５に転送する場合の動作について説明する。
１図において本発明の一実施例は、ベクトル演算で扱う
オペランド数が２の場合の例であり、第１ベクトル・オ
ペランド及び第２ベクトル・オペランドのそれぞれのベ
クトル・オペランドへアドレスを保持するベクトル・オ
ペランド・アドレスレジスタ１．１及び２１と、第１ベ
クトル・オペランド及び第２ベクトル・オペランドのそ
れぞれのベクトル要素間距離を保持するベクトル要素間
距離レジスタ１２及び２２と、ベクトル・オペランドの
データ長全保持するデータ長レジスタ４０と、データ処
理装置によって固有に定まるオペランドもフェッチ・デ
ータ巾を保持するフェッチ巾レジスタ５（１＠１ベクト
ル吋ペランドと第２ベクトル・オペランドのそれぞれの
ベクトル要素間距離が、ベクトル・オペランドのデータ
長に等しいか、またはオペランド１フエツ外データ巾に
等しいか若しくは小さいことを検出するベクトル要素間
距離チェック回路１３及び２３と、前記ベクトル要素間
距離チェック回路１３及び２３の検出出力が嵜瞭噌ある
とき、それぞれのベクトル−エレメント・データに対し
て、主記憶装置１０からベクトル拳エレメント・バッフ
ァへのブロック転送を起動させるベクトルヴロック転送
回路１４及び２４と、第１ベクトル・オペランド及び第
２ベクトル・オペランドのそれぞれのペクトＭエレメン
ト・データを蓄えておき、これを演算装置に供給するベ
クトル・エレメント・データバッファ１５及び２５とを
含む。主記憶装置１０に格納されている第１ベクトル自
オペランドへデータをベクトル・エレメント・データ・
バッファ１５に転送する場合の動作について説明する。
第１ベクトル争オペランド・アドレスがベクトル嗜オペ
ランド・アドレスレジスタ１１に、第１ベクトル・エレ
メント・データのベクトル要素間距離がベクトル要素間
距離レジスタ１２に初期設定される。またベクトル吋ペ
ランドのデータ長がデータ長レジスタ４０に、データ処
理装置によって固有に定まるオペランド・フェッチ巾が
フェッチ巾レジスタ５０に保持されている。ベクトル要
素間距離チェック回路１３はベクトル要素間距離がベク
トル吋ペランドのデータ長と等しいか、オペランド命フ
ェッチ巾と等しいか、若しくは小さいことを検出し、そ
の出力を制御装置２０に送る。ベクトル要素間距離チェ
ック回路の出力がＷあることは、オペランド・フェッチ
巾中に有効なベクトル・エレメント・データが少なくと
も１つ以上含まれて込ることを意味し、この場合にはベ
クトル・エレメント・データをブロック転送で処理する
。
ランド・アドレスレジスタ１１に、第１ベクトル・エレ
メント・データのベクトル要素間距離がベクトル要素間
距離レジスタ１２に初期設定される。またベクトル吋ペ
ランドのデータ長がデータ長レジスタ４０に、データ処
理装置によって固有に定まるオペランド・フェッチ巾が
フェッチ巾レジスタ５０に保持されている。ベクトル要
素間距離チェック回路１３はベクトル要素間距離がベク
トル吋ペランドのデータ長と等しいか、オペランド命フ
ェッチ巾と等しいか、若しくは小さいことを検出し、そ
の出力を制御装置２０に送る。ベクトル要素間距離チェ
ック回路の出力がＷあることは、オペランド・フェッチ
巾中に有効なベクトル・エレメント・データが少なくと
も１つ以上含まれて込ることを意味し、この場合にはベ
クトル・エレメント・データをブロック転送で処理する
。
これはベクトル・エレメント・データが不連続に配置さ
れている場合であっても、ベクトル・エレメント・デー
タの１エレメントごとにアドレス生成及び転送を行々う
従来の方式に比較して高速に処理ができ、性能の向上を
図かることができるからである。
れている場合であっても、ベクトル・エレメント・デー
タの１エレメントごとにアドレス生成及び転送を行々う
従来の方式に比較して高速に処理ができ、性能の向上を
図かることができるからである。
制御装置２０はベクトル要素間距離レジスタ１３の出力
があればベクトル・ブロック転送回路１４゜主記憶装置
１０及びベクトル・エレメント・データ・バッファ１５
′Ｉｋ起動し、主記憶装置１０上に格納されているでク
トル噛エレメントザータ會一括して該当するベクトル挙
エレメント・データ・バッファ１５にブロック転送し、
蓄えておく。
があればベクトル・ブロック転送回路１４゜主記憶装置
１０及びベクトル・エレメント・データ・バッファ１５
′Ｉｋ起動し、主記憶装置１０上に格納されているでク
トル噛エレメントザータ會一括して該当するベクトル挙
エレメント・データ・バッファ１５にブロック転送し、
蓄えておく。
以上は第１ベクトル−オペランド化ついての動作につい
て説明したが第２ベクトル慟オペランドについても第２
ベクトル叶ペランドに対して設けられたそれぞれのレジ
スタ２１．２２％回路２３．２４、バッファ２５ｔ−使
用して第１ベクトル−オペランドの場合と同様に行なわ
れる。このようにして主記憶装置から転送されベクトル
・エレメント−データ・バッファに蓄えられた各ベクト
ル・エレメント串データは演算装置に順次高速に供給さ
れベクトル演算の実質的な性能向上が達成される。
て説明したが第２ベクトル慟オペランドについても第２
ベクトル叶ペランドに対して設けられたそれぞれのレジ
スタ２１．２２％回路２３．２４、バッファ２５ｔ−使
用して第１ベクトル−オペランドの場合と同様に行なわ
れる。このようにして主記憶装置から転送されベクトル
・エレメント−データ・バッファに蓄えられた各ベクト
ル・エレメント串データは演算装置に順次高速に供給さ
れベクトル演算の実質的な性能向上が達成される。
以上説明したように本発明は、有効なベクトル・エレメ
ント・データがオペランド・７エツチ舎データ巾中に必
ず少なくとも１つ以上含まれているか否かをチェックす
ることによシ、１エレメント−データごとに逐次ベクト
ル・エレメント・データのアドレスを生成することなく
、またデータの転送を１エレメントごとにすることなく
ブロック転送機能を使用することで、容易にベクトル・
エレメント・データの先行フェッチを高速に行うことが
可能になプ性能金向上させる効果がある。
ント・データがオペランド・７エツチ舎データ巾中に必
ず少なくとも１つ以上含まれているか否かをチェックす
ることによシ、１エレメント−データごとに逐次ベクト
ル・エレメント・データのアドレスを生成することなく
、またデータの転送を１エレメントごとにすることなく
ブロック転送機能を使用することで、容易にベクトル・
エレメント・データの先行フェッチを高速に行うことが
可能になプ性能金向上させる効果がある。
ある。１０・・・・・・主記憶装置、１１．２１・・・
・・・ペク）Ａ−ｔベラントｔアドレズレジスタ、１２
，２２・・・・・・ベクトル要素間距離レジスタ、 １
３，２３・・・・・・ベクトル要素間距離チェック回路
、１４．２４・・・・・・ペクトハブロック転送回路、
１５．２５・・・・・・ベクトル・エレメント・データ
・バッファ、２０・・・・・・制御装置、３０・・・・
・・演算装置、４０・・・・・・データ長レジスタ、５
０・・・・・・フェッチ巾レジスタ。
・・・ペク）Ａ−ｔベラントｔアドレズレジスタ、１２
，２２・・・・・・ベクトル要素間距離レジスタ、 １
３，２３・・・・・・ベクトル要素間距離チェック回路
、１４．２４・・・・・・ペクトハブロック転送回路、
１５．２５・・・・・・ベクトル・エレメント・データ
・バッファ、２０・・・・・・制御装置、３０・・・・
・・演算装置、４０・・・・・・データ長レジスタ、５
０・・・・・・フェッチ巾レジスタ。
代理人 弁理士 内 原 晋
手続補正書（自発）
昭和 年６１・ｆｆｋ−６日
２、発明の名称 ベクトル・データ処理装置３、補正
をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 ５、補正の対象 （１）明細書の特許請求の範囲の欄 （２）明細書の発明の詳細な説明の欄 ６、補正の内容 （１）別紙のとおシ （２）明細書の発明の詳細な説明の欄を下記のように訂
正します。
をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 ５、補正の対象 （１）明細書の特許請求の範囲の欄 （２）明細書の発明の詳細な説明の欄 ６、補正の内容 （１）別紙のとおシ （２）明細書の発明の詳細な説明の欄を下記のように訂
正します。
記
１、第５頁第４行目の記載「ベクトル」を「複数のベク
トル・オペランドのそれぞれのベクトル」と訂正します
。
トル・オペランドのそれぞれのベクトル」と訂正します
。
２ 同頁第７行目の記載」複数」を「前記複数」と訂正
します。
します。
３、同頁第１０行目の記載「該ベクトル」を「前記複数
のベクトル・オペランドのそれぞれの前記ベクトル」と
訂正します。
のベクトル・オペランドのそれぞれの前記ベクトル」と
訂正します。
４、同頁第１２行目の記載「ベクトル・」を「それぞれ
のベクトル」と訂正します。
のベクトル」と訂正します。
５、第６頁第１７行目の記載「ベクトル」を［ベクトル
・エレメント・データ間のアドレス差分を示すベクトル
」と訂正します。
・エレメント・データ間のアドレス差分を示すベクトル
」と訂正します。
６、同頁第１９行目の記載「データ長」を「データ長（
ベクトル・エレメント・データ長）」と訂正します。
ベクトル・エレメント・データ長）」と訂正します。
７ 第７頁第１８行目の記載「オペランド・データ」を
「オペランドのベクトル・エレメント・データ」と訂正
します。
「オペランドのベクトル・エレメント・データ」と訂正
します。
８、第８頁第２行目の記載「エレメント・データ」を「
オペランド」と訂正します。
オペランド」と訂正します。
９、同頁第１０行目の記載「オペランド」を［″または
オペランド」と訂正します。
オペランド」と訂正します。
１０、同頁第１２行目の記載「チェック回路」を「チェ
、り回路１３」と訂正します。
、り回路１３」と訂正します。
１１、 同頁第１４行目の記載「ベクトルエレメント
データ」を「ベクトル・エレメント・データ」と訂正し
ます。
データ」を「ベクトル・エレメント・データ」と訂正し
ます。
１２、 第９頁第２行目の記載「レジスタ」を「チェ
、り回路」と訂正します。 °＼。
、り回路」と訂正します。 °＼。
代理人 弁理士 内 原 ４３）〔別 紙〕
特許請求の範囲
複数のベクトル・オペランドのそれぞれのベクトル・エ
レメント・データを主記憶装置よシ順次読出して共通な
演算処理を実行するデータ処理装置において、前記主記
憶装置上に格納されている前記複数のベクトル・オペラ
ンドのそれぞれのベクトル・オペランド・アドレスを保
持するベクトル・オペランド・アドレス・レジスタと、
前記複トル・エレメント・データ間のアドレス差分を示
すベクトル要素間距離を保持するベクトル要素間距離レ
ジスタと、前記それぞれのベクトル要素間距離が、ベク
トル・エレメント・データ長に等しいか、またはデータ
処理装置によって固有に定まるオペランド・フェッチ・
データ幅に等しいか若しくは小さいことを検出する、ベ
クトル要素間距離チェ、り回路とを含み、前記ベクトル
要素間距離チェ、り回路の検出出力がある場合には前記
主記憶装置よシ、ブロック転送機能により、一定ブロッ
クのベクトル・エレメント・データをフエ。
レメント・データを主記憶装置よシ順次読出して共通な
演算処理を実行するデータ処理装置において、前記主記
憶装置上に格納されている前記複数のベクトル・オペラ
ンドのそれぞれのベクトル・オペランド・アドレスを保
持するベクトル・オペランド・アドレス・レジスタと、
前記複トル・エレメント・データ間のアドレス差分を示
すベクトル要素間距離を保持するベクトル要素間距離レ
ジスタと、前記それぞれのベクトル要素間距離が、ベク
トル・エレメント・データ長に等しいか、またはデータ
処理装置によって固有に定まるオペランド・フェッチ・
データ幅に等しいか若しくは小さいことを検出する、ベ
クトル要素間距離チェ、り回路とを含み、前記ベクトル
要素間距離チェ、り回路の検出出力がある場合には前記
主記憶装置よシ、ブロック転送機能により、一定ブロッ
クのベクトル・エレメント・データをフエ。
チして、所定のベクトル・エレメント・データ・バッフ
ァに蓄えておき、演算装置に対して、該当ベクトル・エ
レメント・データ・バッファから、該当ベクトル・エレ
メント・データを供給することを特徴とするベクトル・
データ処理装置。
ァに蓄えておき、演算装置に対して、該当ベクトル・エ
レメント・データ・バッファから、該当ベクトル・エレ
メント・データを供給することを特徴とするベクトル・
データ処理装置。
Claims (1)
- ベクトル・エレメント・データを主記憶装置より順次読
出して共通な演算処理を実行するデータ処理装置におい
て、前記主記憶装置上に格納されている複数のベクトル
・オペランドのそれぞれのベクトル・オペランド・アド
レスを保持するベクトル・オペランド・アドレスレジス
タと、該ベクトル・エレメント・データ間のアドレス差
分を示すベクトル要素間距離を保持するベクトル要素間
距離レジスタと、前記ベクトル要素間距離が、ベクトル
・エレメント・データ長に等しいか、またはデータ処理
装置によつて固有に定まるオペランド・フェッチ・デー
タ巾に等しいか若しくは小さいことを検出する、ベクト
ル要素間距離チェック回路とを含み、前記ベクトル要素
間距離チェック回路の検出出力がある場合には前記主記
憶装置より、ブロック転送機能により、一定ブロックの
ベクトル・エレメント・データをフェッチして、所定の
ベクトル・エレメント・データ・バッファに蓄えておき
、演算装置に対して、該当ベクトル・エレメント・デー
タ・バッファから、該当ベクトル・エレメント・データ
を供給することを特徴とするベクトル・データ処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60064532A JPS61221964A (ja) | 1985-03-28 | 1985-03-28 | ベクトル．デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60064532A JPS61221964A (ja) | 1985-03-28 | 1985-03-28 | ベクトル．デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61221964A true JPS61221964A (ja) | 1986-10-02 |
Family
ID=13260924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60064532A Pending JPS61221964A (ja) | 1985-03-28 | 1985-03-28 | ベクトル．デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61221964A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01180669A (ja) * | 1988-01-13 | 1989-07-18 | Hitachi Ltd | 記憶制御方式 |
| JPH03255562A (ja) * | 1990-03-06 | 1991-11-14 | Nec Corp | メモリアクセス制御装置 |
| JPH04505225A (ja) * | 1988-01-11 | 1992-09-10 | ディジタル イクイプメント コーポレーション | スカラー処理用に設計されたメモリシステムでメモリからベクトルデータをプリフェッチする方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5340234A (en) * | 1976-09-27 | 1978-04-12 | Hitachi Ltd | Array processing unit |
| JPS5757370A (en) * | 1980-09-22 | 1982-04-06 | Fujitsu Ltd | Access control system |
| JPS59214977A (ja) * | 1983-05-20 | 1984-12-04 | Hitachi Ltd | デ−タ処理装置 |
-
1985
- 1985-03-28 JP JP60064532A patent/JPS61221964A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5340234A (en) * | 1976-09-27 | 1978-04-12 | Hitachi Ltd | Array processing unit |
| JPS5757370A (en) * | 1980-09-22 | 1982-04-06 | Fujitsu Ltd | Access control system |
| JPS59214977A (ja) * | 1983-05-20 | 1984-12-04 | Hitachi Ltd | デ−タ処理装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04505225A (ja) * | 1988-01-11 | 1992-09-10 | ディジタル イクイプメント コーポレーション | スカラー処理用に設計されたメモリシステムでメモリからベクトルデータをプリフェッチする方法 |
| JPH01180669A (ja) * | 1988-01-13 | 1989-07-18 | Hitachi Ltd | 記憶制御方式 |
| JPH03255562A (ja) * | 1990-03-06 | 1991-11-14 | Nec Corp | メモリアクセス制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0377990B1 (en) | Data processing systems | |
| CN107315718B (zh) | 一种用于执行向量内积运算的装置和方法 | |
| NZ236142A (en) | Data processor skips execution of instructions in queue that are tagged as requiring unavailable data | |
| WO1997030395A1 (fr) | Memoire a acces multiples et processeur de donnees procurant l'acces a cette memoire | |
| GB2234833A (en) | Pipelined register write buffer | |
| CN111651203A (zh) | 一种用于执行向量四则运算的装置和方法 | |
| US6725299B2 (en) | FIFO overflow management | |
| JP2617974B2 (ja) | データ処理装置 | |
| JPS61221964A (ja) | ベクトル．デ−タ処理装置 | |
| US5237664A (en) | Pipeline circuit | |
| AU1757192A (en) | Apparatus and method for fast i/o transfer | |
| WO2018192161A1 (zh) | 运算装置及方法 | |
| US7107478B2 (en) | Data processing system having a Cartesian Controller | |
| JPS61221965A (ja) | ベクトル・デ−タ処理装置 | |
| JPS5922142A (ja) | デ−タ処理装置 | |
| JP3569338B2 (ja) | 並列処理プロセッサ | |
| CN109829866B (zh) | 列噪声检测方法、装置、介质及系统 | |
| JPS58169264A (ja) | メモリアクセス方式 | |
| JP2542120B2 (ja) | 情報処理装置 | |
| Zheng | ARMLite: PipelinedCPU | |
| JP2000207227A (ja) | 演算装置 | |
| JPH03263264A (ja) | 情報処理装置 | |
| JPH01147723A (ja) | 情報処理装置のパイプライン処理方式 | |
| JPS6257048A (ja) | 分散型プロセツサシステム | |
| JPH0736665A (ja) | 演算装置 |