JPS61221925A - デ−タ転送制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、メモリと入出力デバイス間のデータ転送なＣ
ＰＵとは独立して行なうデータ転送制御装置に関する。

〔発明の技術的背景とその問題点〕

ＣＰＵ・メモリ・入出力デバイスで構成される情報処理
システムにおいて、メモリと°入出力デバイス間のデー
タ転送線ｃＰＵとは独立にＤＭＡ（Ｄ（ｒ＠ｓｔ　Ｍ＠
ｍｏｒｙ　Ａｃｃ＠ｓｓ　）によって行なわれる。この
０Ｍ人転送はＤＭ人コントローラによってアドレス制御
がなされ、既にＬ８Ｉとして市販されているものである
。

ＤＭＡ：ｆｆント四−ラにおけるアドレス情報の制御に
は、指定された転送開始アドレスを起点として属人指定
されたレングス分アドバンスするものと、ディクリメン
トするものがある。これらに共通しているのは、シーケ
ンシャルなアドレスの変化である。従がって、このよう
なり　Ｎ１人コントローラを用いてデータの転送を行な
わせる場合、転送すべきデータも同じようにシーケンシ
ャルな並びを持っていなければならないという制限があ
る。

上記制限は例えば、磁気ディスクドライブや、フロッピ
ーディスク等、回転・体を持つ入出力デバイスからのデ
ータ転送にｉいては、現在ヘッドが位置しているボジシ
嘗ンが指定されたスタートボジシ讐ンを既に通過してい
れば、例えデータ転送幅の範囲内にあったとしても、必
らず次のスタートボジシ１ンが検出されるまで回転持ち
が強要されることにまり、このことは処理スピードの低
下につ々がっていた。

〔発明の目的〕

本発明は上記欠点に鑑みてなされたものであＩＪ、０Ｍ
人コントローラのアドレス制御を、指定されたレングス
（ブロック）毎にセットアツプ可能な機能を供給するこ
とにより、回転待ち時間等の無駄時間を極力少なくし処
理スピードを大幅に改善したデータ転送制御装置を提供
することを目的とする。

〔発明の概要〕

本発明は、データがブロック単位に意味を持ち、複数以
上のブロックの転送を連続して行なう場合、指定された
データ転送範囲内のブロックにあればどのブロックから
でも転送出来る機能を持つ。この丸め、ホストから与え
られるＤＭＡ転送開始アドレスを格納するベースアドレ
スレジスタと、この転送開始アドレスを相対してのオフ
セット情報が設定されるオフセットレジスタを持ち、こ
のオフセットレジスタＫｆｆ報がセットされる毎に上記
ベースアドレスレジスタとオフセットレジスタの加算又
は減算によってカレントアドレスを決定し、且っ１転送
毎にカレントアドレスレジスタのアドレスを更新しなが
ら指定されたレングス分のデータ転送を行なう。上記オ
フセットレジスタには、ベースアドレスレジスタに設定
された値が指定されたデータ転送範囲内のブロックにあ
れば本来のデータ転送開始アドレスから相対するオフセ
ットを算出し、この値が設定される。

このことにより、磁気ディスクドライブ、フロッピーデ
ィスクドライブ等による回転持ちを極力短く出来、トー
タル的なスループットが大幅に向上する。

〔発明の実施例〕

以下、図面を使用して本発明に関し詳細に説明する。第
１図は、磁気ディスク又はフロッピーディスクにおける
トラック上の情報記録形態の一例を示す図である。図中
、ＧＡＰはギャップ、ＩＤはセクタアドレス、１）ＡＴ
Ａは記録データを、又、斜線が付された矢印はデータ転
送指定範囲を、Δ印は動作指令が到来したときのヘッド
の現在位置を示す。

第２図は、従来方式と本発明方式が採用されたときのヘ
ッドとメディアの相対的な動きを示す動作概念図である
。（＋１）が従来方式、（ｂ）が本発明方式を示し、又
、図中における点線はそれぞれの方式における回転待ち
の時間を示す。

第３図は本発明の実施例を示すブロック図である。図に
おいて、３１はベースアドレスレジスタ、３２はオフセ
ットレジスタである。ベースアドレスレジスタ３１には
、データ転送開始アドレスが、オフセットレジスタ３２
には、オフセット情報がそれぞれ設定される。これらア
ドレスの関係については後述する。３３はカレントアド
レスレジスタである。カレントアドレスレジスタ３３　
ＫｔｌＪ＆しタヘースアドレスレジスタ３１とオフセッ
トレジスタ３２に設定された値の加算結果が設定される
６３４．３５は加算器であり、それぞれアドレス合成、
アドレス更新のために設けられる。

以下、本発明実施例の動作につき詳細に説明する。第１
図は磁気ディスク又はフロッピーディスクの１トラック
分の記録内容を平面化したものである。ＩＤ部はそのセ
レクタのアドレス情報が、ＤＡＴＡ部は実際に記録され
る情報が入っているエリアである。このＩＤ部とＤＡＴ
Ａ部とを合わせて１ブロック単位の情報が記録され、こ
れらのセクタが１ドラツレ内に多数存在する。

この様な記録媒体からデータ転送を行う場合、例えば、
斜線で示した範囲分のデータを読む場合であって、且つ
現在、ヘッド（△印）位置が図示する位置にあったとき
、従来方式では第２図の（、）で示すように、ヘッド位
置がＯセクタに来るまで、即ち、点線の区間だけデータ
転送が全く行われず、待ち状態（薗転待ち）となってし
まう。本発明方式はこのような待ち時間を極力少なくす
るための一手法を提供するものであり、（ｂ）で示すよ
うにヘッド位置が指定されたデータ転送範囲内にある場
合は次の有効なセレクタから直ちにデータ転送を開始さ
せることが出来ることを特徴とする。従ってこの方式だ
とデータ転送が行なわれていない時間は同じく点線区間
のみとなり、（、）の点線区間に比べ大幅に短かくなる
ことがわかる。即ち、従来方式では０セクタから遂次Ｌ
セクタへ向かってデータ転送がなされるが、本発明方式
では１セクタからＬセクタへ、セしてＯセクタの順でデ
ータ転送がなされる。この様に本発明方式においては必
ずしもセクタ番号の小さいものから転送が開始されると
は限らない。

このことを実現するため、本発明方式においては従来の
ＤＭＡのアドレス制御方式を改稟し、第３図に示すよう
にオフセットレジスタ３２を設けた。ベースアドレスレ
ジムク３１はホスト（図示せず）から指定され名スター
トアドレス情報（ライン３６）を格納するためのレジス
タである。本発明方式においては、メデア上のＩＤ部が
データ転送範囲内のアドレスであれば、本来のデータ転
送スター）ＩＤ部から何個目のＩＤにあたるかを算出し
た情報（ライン３７）が制御信号（ライン３８）の到来
を待ってオフセットレジスタ３２ヘセツトされる。続く
ＤＡＴＡ部のデータ転送が始まるまでにオフセットレジ
スタ、９２ヘベースアドレスレジスタ３ノの内容は制御
信号（ライン３９）によってカレントアドレスレジスタ
３３に格納される。カレントアドレスレジスタ３３の内
容は、１データ転送毎に加算器３５（又は減算器）によ
ってカクントアップされる。

ライン３８を伝播する制御信号はヘッドがＩＤ部を認識
し、オフセット情報を算出する毎に出される。即ち、セ
クタ毎（ブロック単位）にセットされるわけである０更
に、制御信号（ライン３９）も加算器３４を通した内容
が長短するのを見はからって制御信号（ライン３８）か
ら遅れて出力される場合と、上述したように、メディア
上のヘッドの最も近いセクタから直ちに情報の転送が可
能になり、回転待ち等のムダ時間を極力減らすことが可
能となる。もちろんヘッド位置がデータ転送指定範囲の
先頭に位置している場合は従来方式と同じくデータ転送
が出来ることは言う迄もない０更に以上のようなりＭＡ
は、転送レングスの制御については従来と何らかわるも
のでなく、又、第３図に示した実施例はＬＳＩで供給さ
れるこ左を付記しておくＯ 〔発明の効果〕 以上説明の様に本発明によれば、磁気ディスク、７０ツ
ピーデイスク等の回転待ち時間を極トを大幅に向上させ
ることが出来る。

【図面の簡単な説明】

第１図は磁気ディスク又はフロッピーディスクにおける
トラック上の情報記録形態の一例を示す図、第２図は従
来方式と本発明方式が採用されたときのヘッドとメディ
アの相対的な動きを示す動作概念図、第３図は本発明の
実施例を示すブロック図である０ ３１・・・ベースアドレスレジスタ、３２・・・オフセ
ットレジスタ、３３・・・カレントアドレスレジスタ、
３４．３５・・・加算器。

Claims (1)

【特許請求の範囲】
1. データがブロック単位に意味を持ち、複数以上のブロッ
   クのデータ転送を連続して行なう情報処理システムにお
   いて、転送開始アドレスを格納する第１のアドレスレジ
   スタと、該第１のアドレスレジスタに格納された値が指
   定されたデータ転送範囲内のブロックにあれば本来のデ
   ータ転送開始アドレスから相対するオフセットを算出し
   、この値が設定される第２のアドレスレジスタとを有し
   、該第２のアドレスレジスタに値が設定される毎、上記
   第１のアドレスレジスタに設定された値との加算もしく
   は減算によりカレントなアドレスを決め、且つ、転送単
   位毎、カレントなアドレスを更新しながら指定されたレ
   ングス分のデータ転送を連続して行なうことを特徴とす
   るデータ転送制御装置。