JPS61220587A - 符号化兼複号化回路 - Google Patents
符号化兼複号化回路Info
- Publication number
- JPS61220587A JPS61220587A JP61063892A JP6389286A JPS61220587A JP S61220587 A JPS61220587 A JP S61220587A JP 61063892 A JP61063892 A JP 61063892A JP 6389286 A JP6389286 A JP 6389286A JP S61220587 A JPS61220587 A JP S61220587A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- encoding
- shift registers
- decoding
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/20—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards
- H04N11/22—Conversion of the manner in which the individual colour picture signal components are combined, e.g. conversion of colour television standards in which simultaneous signals are converted into sequential signals or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Color Television Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、異なる周波数のクロックパルスの制御の下で
異なる書込み速度及び読出し速度を有する複数個のシフ
トレジスタを含み、これらのシフトレジスタをもって同
時信号を時分割多重信号に符号化する信号圧縮回路或い
は時分割多重信号を同時信号に１ν号化する信号伸張回
路の一部を構成するようにした時分割多重及び同時信号
の符号化又は復号化回路に関づるものである。
異なる書込み速度及び読出し速度を有する複数個のシフ
トレジスタを含み、これらのシフトレジスタをもって同
時信号を時分割多重信号に符号化する信号圧縮回路或い
は時分割多重信号を同時信号に１ν号化する信号伸張回
路の一部を構成するようにした時分割多重及び同時信号
の符号化又は復号化回路に関づるものである。
この秤の回路は例えば、英国の［独立放送公社＜１．８
．Ａ）Ｊのパブリックレボ−１〜ｒ Ｆ ｘｐｅｒｉｍ
ｅｎｔａｌ ａｎｄ Ｄ ｅｖｅｌｏｐｍｅｎｔＲ
ｅｐｏｒｔ １１ｇ／８２Ｊに” Ｍ Ａ Ｃ： Ａ
ｔｅｌｅｖｉｓｉｏｎ３ ｙｓｔｅｍ ｆｏｒ
ｌ−１ｉＵｈ −Ｑ ｕａｌ目Ｖ ５ａｔｅｌｌｉｔ
Ｏ”のタイ１〜ルで開示されている伝送システムに使用
づ−るのに好適である。このレポートはいわゆるＭＡＣ
（多重アナログ成分）画像符号化のためのいくつかの変
形例について記載している。このレボ−１〜のｆｆ１９
頁の調査表から明らかなように、これらの変形例ではテ
レビジョン送信機内で輝度及びクロミナンス情報の各々
をシフトレジスタを用いて時間圧縮し、色情報の圧縮は
輝度情報の圧縮の２倍にＪζる。クロミナンス情報は１
テレビジョンライン周期につき２つの成分を含み、この
２成分は交互に時間圧縮されて時分割多重符号信号内に
存７ｆする。各ライン周期と関連する輝度情報はこの時
分割多重符号信号内に時間圧縮された状態で存在する。
．Ａ）Ｊのパブリックレボ−１〜ｒ Ｆ ｘｐｅｒｉｍ
ｅｎｔａｌ ａｎｄ Ｄ ｅｖｅｌｏｐｍｅｎｔＲ
ｅｐｏｒｔ １１ｇ／８２Ｊに” Ｍ Ａ Ｃ： Ａ
ｔｅｌｅｖｉｓｉｏｎ３ ｙｓｔｅｍ ｆｏｒ
ｌ−１ｉＵｈ −Ｑ ｕａｌ目Ｖ ５ａｔｅｌｌｉｔ
Ｏ”のタイ１〜ルで開示されている伝送システムに使用
づ−るのに好適である。このレポートはいわゆるＭＡＣ
（多重アナログ成分）画像符号化のためのいくつかの変
形例について記載している。このレボ−１〜のｆｆ１９
頁の調査表から明らかなように、これらの変形例ではテ
レビジョン送信機内で輝度及びクロミナンス情報の各々
をシフトレジスタを用いて時間圧縮し、色情報の圧縮は
輝度情報の圧縮の２倍にＪζる。クロミナンス情報は１
テレビジョンライン周期につき２つの成分を含み、この
２成分は交互に時間圧縮されて時分割多重符号信号内に
存７ｆする。各ライン周期と関連する輝度情報はこの時
分割多重符号信号内に時間圧縮された状態で存在する。
このレボ−１〜には輝度情報と関連する時間圧縮の圧縮
比は２／３及び３／４にし、色情報の圧縮比は１／３及
び３／８にする旨記載されている。時分割多重符号信号
の各ライン周期の画像情報は時間圧縮節１１情報と２個
の関連する時間軸圧縮色情報成分の何れか一方を順に具
えるものとなる。
比は２／３及び３／４にし、色情報の圧縮比は１／３及
び３／８にする旨記載されている。時分割多重符号信号
の各ライン周期の画像情報は時間圧縮節１１情報と２個
の関連する時間軸圧縮色情報成分の何れか一方を順に具
えるものとなる。
テレじ′ジ」ン受信（幾においては時分割多重符号信号
は伝送ヂャンネル、即ち衛星回線を経て受信された信号
から取出され、シフトレジスタを含む関連する復号化回
路に供給され、この回路が識別情報と同期して輝度及び
色情報の時間伸張を行ない、次のライン周期に亘り伸張
された色情報をくり返し出力する。
は伝送ヂャンネル、即ち衛星回線を経て受信された信号
から取出され、シフトレジスタを含む関連する復号化回
路に供給され、この回路が識別情報と同期して輝度及び
色情報の時間伸張を行ない、次のライン周期に亘り伸張
された色情報をくり返し出力する。
放）ス送信機の代りに、上述のシステムに好適な受信（
幾に接続し１ｑる家肛用テレビジョンカメラを用いるこ
とができる。この場合にはコスト節減のために、入力及
び出力が交換可能であって回路の接続状態に応じて符号
化動作又は復号化動作をする符号化兼復号化回路を得る
のが好適である。同じことがテープ又はし］−ド記録再
生装置及び／又は時分割多重信号の相互符号化（１〜ラ
ンスコー＝４− ティング）装置においても言える。
幾に接続し１ｑる家肛用テレビジョンカメラを用いるこ
とができる。この場合にはコスト節減のために、入力及
び出力が交換可能であって回路の接続状態に応じて符号
化動作又は復号化動作をする符号化兼復号化回路を得る
のが好適である。同じことがテープ又はし］−ド記録再
生装置及び／又は時分割多重信号の相互符号化（１〜ラ
ンスコー＝４− ティング）装置においても言える。
本発明の目的は所定の接続状態及び入出力の切換えによ
り符号化及び復号化の両方に使用し得る」−述のタイプ
の回路を集積回路に実現することにある。この目的のめ
に本発明回路は、集積回路として構成された前記符号化
又は復号化回路内のシフトレジスタを直列入力並列出力
動作及び並列入力直列出力動作の両動作に適するものと
し、最大数のレジスタ段を有するシフトレジスタのレジ
スタ段を少くとも２個の他のシフトレジスタのレジスタ
段に、これらレジスタ段間を並列に双方向接続する接続
回路を介して結合し、この少くとも３個のシフトレジス
タの各々の直列入力端子及び直列出力端子を集積回路の
各別の接続端子に結合したことを特徴と覆る。
り符号化及び復号化の両方に使用し得る」−述のタイプ
の回路を集積回路に実現することにある。この目的のめ
に本発明回路は、集積回路として構成された前記符号化
又は復号化回路内のシフトレジスタを直列入力並列出力
動作及び並列入力直列出力動作の両動作に適するものと
し、最大数のレジスタ段を有するシフトレジスタのレジ
スタ段を少くとも２個の他のシフトレジスタのレジスタ
段に、これらレジスタ段間を並列に双方向接続する接続
回路を介して結合し、この少くとも３個のシフトレジス
タの各々の直列入力端子及び直列出力端子を集積回路の
各別の接続端子に結合したことを特徴と覆る。
シフトレジスタの動作の選択及び接続のし方によりこの
集積回路は符号化及び復号化の両方に使用することが簡
単にできる。
集積回路は符号化及び復号化の両方に使用することが簡
単にできる。
符号化又は復号化の選択に対しこの集積回路を簡単に符
号化回路又は復号化回路に調整し得るように、本発明の
一例では前記少くとも３個のシフトレジスタの直列入力
端子が直流電圧を受信し冑るＪζうにし、該端子に所定
の直流電圧があるかないかによりそのシフトレジスタが
直列入力並列出力動作覆るのか並列入力直列出力動作す
るのかが決まるようにする。
号化回路又は復号化回路に調整し得るように、本発明の
一例では前記少くとも３個のシフトレジスタの直列入力
端子が直流電圧を受信し冑るＪζうにし、該端子に所定
の直流電圧があるかないかによりそのシフトレジスタが
直列入力並列出力動作覆るのか並列入力直列出力動作す
るのかが決まるようにする。
順次符号化機能を有η−る本発明ににる符号化兼復号化
回路の例においては、前記集積回路を、当該集積回路の
関連する２個の接続端子にそれそ゛れ結合された２個の
選択接点と、前記２個の伯のシフトレジスタの一方の直
列入力端子に結合されたマスタ接点と、集積回路の別の
接続端子に結合されたスイッチング制御端子とを有する
可制御スイッチング回路含むものとする。
回路の例においては、前記集積回路を、当該集積回路の
関連する２個の接続端子にそれそ゛れ結合された２個の
選択接点と、前記２個の伯のシフトレジスタの一方の直
列入力端子に結合されたマスタ接点と、集積回路の別の
接続端子に結合されたスイッチング制御端子とを有する
可制御スイッチング回路含むものとする。
順次復号化機能を有する本発明により符号化兼復号化回
路の例においては、前記集積回路を分路接続を有する２
個の直列入力並列出力シフトレジスタを更に含むものと
し、該シフ］へレジスタの直列入力端子を別の可制御ス
イッチング回路により前記他の２個のシフトレジスタの
一方の直列出力端子と集積回路の直流電圧供給用の接続
端子とに交互に接続し得るようにし、この直流電圧によ
り前記シフトレジスタの分路接続が不作動になるように
する。
路の例においては、前記集積回路を分路接続を有する２
個の直列入力並列出力シフトレジスタを更に含むものと
し、該シフ］へレジスタの直列入力端子を別の可制御ス
イッチング回路により前記他の２個のシフトレジスタの
一方の直列出力端子と集積回路の直流電圧供給用の接続
端子とに交互に接続し得るようにし、この直流電圧によ
り前記シフトレジスタの分路接続が不作動になるように
する。
図面につき本発明を説明り−る。
図面は本発明の集積符号化兼復号化回路の一実施例のブ
ロック図を示す。図面において、ＩＣは集積回路を示し
、この集積回路ＩＣは例えば６個のシフトレジスタＳＲ
７〜ＳＲ６を含んでいる。
ロック図を示す。図面において、ＩＣは集積回路を示し
、この集積回路ＩＣは例えば６個のシフトレジスタＳＲ
７〜ＳＲ６を含んでいる。
シフトレジスタＳＲ１は最大数のｍ個のレジスタ段１．
２． ３．・・・ｐ、・・・ｍを有する。シフトレジ
スタＳＲ２はレジスタ段１． ２． ３．・・・ｐ−１
を有し、シフトレジスタＳＲ３はレジスタ段１）、・・
・ｑ−１を有し、シフトレジスタ段ＳＲ４ばレジスタ段
ｑ、・・・ｍを有する。シフトレジスタＳＲ１のレジス
タ段の並列接続線を接続回路ＳＣ１を経てシフトレジス
タＳＲ２，ＳＲ３及びＳＲ４の対応するレジスタ段の並
列接続線に結合する。接続回路ＳＣ１はオン／オフスイ
ッチを含み、このスイッチにより信号を双方向に通ずこ
とができる。信号処理の方向に応じてレジスタ段の並列
接続線は入力接続線又は出力接続線として動作づる。こ
の信号処理は双頭矢印で示すクロック入力端子に供給さ
れるクロックパルス＜ｃｐ＞の制御の下でシフトレジス
タＳＲ１，ＳＲ２，ＳＲ３及びＳＲＡにおいて行なわれ
る。シフトレジスタＳＲ１は集積回路ＩＣの接続端子を
杼でその端子に表記したクロックパルスＣＰＩＯを受信
し、シフトレジスタＳＲ２はクロックパルスＣＰＹを受
信し、シフトレジスタＳＲ３はクロックパルスＣＰＵ（
Ｖ）を受信し、シフトレジスタＳＲ４はクロックパルス
ＣＰＶを受信する。クロックパルスＣＰＩＯに対するク
ロックパルスＣＰＹ、ＣＰＵ （Ｖ）及びＣＰＶのクロ
ックパルス周波数の値によって、これらシフトレジスタ
における異なる書込み及び読出し速度のために、復号化
におりる信号伸張の程度及び符号化における信号圧縮の
程度が決まる。接続回路ＳＣ１は集積回路ＩＣの接続端
子を経て、 Ｔ Ｉ−Ｉ Ｂで示すテレビジョンライブランキング期
間に発生ずるスイツング信号を受信する。更に、図にお
いて輝度情報をＹで示し、色差信号の形態のクロミナン
ス情報成分をＵ及びＶで示しである。
２． ３．・・・ｐ、・・・ｍを有する。シフトレジ
スタＳＲ２はレジスタ段１． ２． ３．・・・ｐ−１
を有し、シフトレジスタＳＲ３はレジスタ段１）、・・
・ｑ−１を有し、シフトレジスタ段ＳＲ４ばレジスタ段
ｑ、・・・ｍを有する。シフトレジスタＳＲ１のレジス
タ段の並列接続線を接続回路ＳＣ１を経てシフトレジス
タＳＲ２，ＳＲ３及びＳＲ４の対応するレジスタ段の並
列接続線に結合する。接続回路ＳＣ１はオン／オフスイ
ッチを含み、このスイッチにより信号を双方向に通ずこ
とができる。信号処理の方向に応じてレジスタ段の並列
接続線は入力接続線又は出力接続線として動作づる。こ
の信号処理は双頭矢印で示すクロック入力端子に供給さ
れるクロックパルス＜ｃｐ＞の制御の下でシフトレジス
タＳＲ１，ＳＲ２，ＳＲ３及びＳＲＡにおいて行なわれ
る。シフトレジスタＳＲ１は集積回路ＩＣの接続端子を
杼でその端子に表記したクロックパルスＣＰＩＯを受信
し、シフトレジスタＳＲ２はクロックパルスＣＰＹを受
信し、シフトレジスタＳＲ３はクロックパルスＣＰＵ（
Ｖ）を受信し、シフトレジスタＳＲ４はクロックパルス
ＣＰＶを受信する。クロックパルスＣＰＩＯに対するク
ロックパルスＣＰＹ、ＣＰＵ （Ｖ）及びＣＰＶのクロ
ックパルス周波数の値によって、これらシフトレジスタ
における異なる書込み及び読出し速度のために、復号化
におりる信号伸張の程度及び符号化における信号圧縮の
程度が決まる。接続回路ＳＣ１は集積回路ＩＣの接続端
子を経て、 Ｔ Ｉ−Ｉ Ｂで示すテレビジョンライブランキング期
間に発生ずるスイツング信号を受信する。更に、図にお
いて輝度情報をＹで示し、色差信号の形態のクロミナン
ス情報成分をＵ及びＶで示しである。
時分割多重信号においてはクロミナンス情報成分は圧縮
状態で発生されるが、輝度情報は圧縮してもしなくても
よい。
状態で発生されるが、輝度情報は圧縮してもしなくても
よい。
図には集積回路ＩＣの接続端子に、いくつかの可能な入
力及び出力信号を示しである。今、時分割多重信号ＶＵ
Ｙ又はＵＹＶＹが供給されるものとする。回路ＩＣへの
図示の接続はＵＹＶＹの信号供給の場合であり、この信
号の供給は上述のレボ−１・に従って２ライン周期のザ
イクルで行なわれる。図にはこれをライン周期＜ Ｔ
Ｈ）の２倍の周期を有するＵＹＶＹで示しである。使方
、時分割多重信号ｖＵＹの供給は例えば各ライン周期Ｔ
１」毎に行なわれ、復号化回路ＩＣが同時信号■−１、
り一及び、Ｙ−をこれらと同じ記号で示ず接続端子に出
力する。時分割多重信号ＵＹＶＹの供給の揚台には信号
ｕ、ｕ’ 、ｖ’ 、ｖ及びＹがこれらと同じ信号で示
ず復号化回路１ｃの接続端子に発生する。
力及び出力信号を示しである。今、時分割多重信号ＶＵ
Ｙ又はＵＹＶＹが供給されるものとする。回路ＩＣへの
図示の接続はＵＹＶＹの信号供給の場合であり、この信
号の供給は上述のレボ−１・に従って２ライン周期のザ
イクルで行なわれる。図にはこれをライン周期＜ Ｔ
Ｈ）の２倍の周期を有するＵＹＶＹで示しである。使方
、時分割多重信号ｖＵＹの供給は例えば各ライン周期Ｔ
１」毎に行なわれ、復号化回路ＩＣが同時信号■−１、
り一及び、Ｙ−をこれらと同じ記号で示ず接続端子に出
力する。時分割多重信号ＵＹＶＹの供給の揚台には信号
ｕ、ｕ’ 、ｖ’ 、ｖ及びＹがこれらと同じ信号で示
ず復号化回路１ｃの接続端子に発生する。
ダッシュ記号は同じ信号のくり返しを示−！１．．ｎ、
、ｙ分割多重信号中の」−述の情報成分の順序は一例に
すぎない。
、ｙ分割多重信号中の」−述の情報成分の順序は一例に
すぎない。
回路ＩＣが符号化回路として動作する場合、本例では荀
号化を２つの方法で実行することができるものとする。
号化を２つの方法で実行することができるものとする。
同時信号ＹＣ，ＩＣ−及び圧が供給されると、符号化回
路ＩＣは時分割多重信号■ＵＹｃをその接続端子に出力
する。同時信号）ＩＣ９ｊＪｃ及びＶＣが供給されると
符号化回路ＩＣは時分割多重信号ＵＹＶＹｃをその別の
接続端子に出力する。
路ＩＣは時分割多重信号■ＵＹｃをその接続端子に出力
する。同時信号）ＩＣ９ｊＪｃ及びＶＣが供給されると
符号化回路ＩＣは時分割多重信号ＵＹＶＹｃをその別の
接続端子に出力する。
集積回路ＩＣの符号化動作と復号化動作は、直列入力並
列出力動作ど並列入力直列出力動作の両動作に好適なシ
フトレジスタＳＲ１，ＳＲ２，ＳＲ３及びＳＲ４と、そ
れらのレジスタ段の双方向並列接続用の接続回路ＳＣ１
とを貝えた特別の構成により簡単ｔこ得られる。この回
路は少くとも３個のシフトレジスタ（ＳＲ１，ＳＲ２，
３ｔで ３）を貝え、シフトレジスタＳＲ２は輝度信号
ｙｃ又はＹを処理し、シフトレジスタＳＲ３はクロミナ
ンス信号ＬＪｃ及び＼／Ｃ又はＵ及びＶを交互に処理す
る必要がある。
列出力動作ど並列入力直列出力動作の両動作に好適なシ
フトレジスタＳＲ１，ＳＲ２，ＳＲ３及びＳＲ４と、そ
れらのレジスタ段の双方向並列接続用の接続回路ＳＣ１
とを貝えた特別の構成により簡単ｔこ得られる。この回
路は少くとも３個のシフトレジスタ（ＳＲ１，ＳＲ２，
３ｔで ３）を貝え、シフトレジスタＳＲ２は輝度信号
ｙｃ又はＹを処理し、シフトレジスタＳＲ３はクロミナ
ンス信号ＬＪｃ及び＼／Ｃ又はＵ及びＶを交互に処理す
る必要がある。
シフトレジスタＳＲ１のレジスタ段１の直列入力端子を
回路ＩＣの接続端子に接続し、この端子をスイッチＳ
１を経て直流電圧源の一端に接続し得るようにする（こ
の直流電圧源の他端は接地する）。ＩＰｉ１様に、シフ
トレジスタＳＲ２，ＳＲ３及びＳＲ４の直列端子に接続
された回路［Ｃの他の接続端子もそれぞれスイッチＳ
２． Ｓ ３及びＳ４を紅て直流電圧端子に接続し得る
ようにする。シフトレジスタＳＲ１，ＳＲ２，ＳＲ’３
及びＳＲ４の直列入力端子は直流電圧入力端子として構
成し、この端子に所定の直流電圧がないかあるかにより
シフトレジスタの直列入力並列出力動作及び並列入力直
列出力動作が決まる。各シフトレジスタＳＲ２，ＳＲ３
及びＳＲ４は回路ＩＣの接続端子に接続された１個の直
列出力端子を右する。シフトレジスタＳＲ１は２個の直
列出力端子を有し、これら出力端子はそれぞれレジスタ
段ｍ及び（Ｊ−１に存在する。シフレジスタＳＲ１のレ
ジスタ段Ｑ −１にはスイッチＳ５により直流電圧端子
に接続し得る回路ＩＣの接続端子に接続された入力端子
が段りられているものとする。スイッチＳ５の開状態に
おいてはレジスタ段ｑ−１はシフトレジスタＳＲ１の次
の段ｑへのシフ１へ段として通常の如く動作ザるが、ス
イッチＳ５の開状態においてはレジスタ段ｇ−１は最終
段として動作する。即ちスイッチＳ５により段（１〜ｍ
が信号処理に対し不作動にされる。図（こはスイッチＳ
５の開状態を実線で、閉状態を一点鎖線で示しである。
回路ＩＣの接続端子に接続し、この端子をスイッチＳ
１を経て直流電圧源の一端に接続し得るようにする（こ
の直流電圧源の他端は接地する）。ＩＰｉ１様に、シフ
トレジスタＳＲ２，ＳＲ３及びＳＲ４の直列端子に接続
された回路［Ｃの他の接続端子もそれぞれスイッチＳ
２． Ｓ ３及びＳ４を紅て直流電圧端子に接続し得る
ようにする。シフトレジスタＳＲ１，ＳＲ２，ＳＲ’３
及びＳＲ４の直列入力端子は直流電圧入力端子として構
成し、この端子に所定の直流電圧がないかあるかにより
シフトレジスタの直列入力並列出力動作及び並列入力直
列出力動作が決まる。各シフトレジスタＳＲ２，ＳＲ３
及びＳＲ４は回路ＩＣの接続端子に接続された１個の直
列出力端子を右する。シフトレジスタＳＲ１は２個の直
列出力端子を有し、これら出力端子はそれぞれレジスタ
段ｍ及び（Ｊ−１に存在する。シフレジスタＳＲ１のレ
ジスタ段Ｑ −１にはスイッチＳ５により直流電圧端子
に接続し得る回路ＩＣの接続端子に接続された入力端子
が段りられているものとする。スイッチＳ５の開状態に
おいてはレジスタ段ｑ−１はシフトレジスタＳＲ１の次
の段ｑへのシフ１へ段として通常の如く動作ザるが、ス
イッチＳ５の開状態においてはレジスタ段ｇ−１は最終
段として動作する。即ちスイッチＳ５により段（１〜ｍ
が信号処理に対し不作動にされる。図（こはスイッチＳ
５の開状態を実線で、閉状態を一点鎖線で示しである。
一点鎖線で示η′スイッチＳ５の閉状態中、回路ＩＣ内
の可制御スイッチング回路ＳＣ２が動作し、図に点線で
示ず接続と破線で示す接続を交互に行なう。これらの接
続は集積回路の２個の接続端子にそれぞれ接続された２
個の選択接点とシフ１ヘレジスタＳＲ３の直列入力端子
に結合されたマスタ接点との間で得られる。スイッチＳ
３が開の場合、クロミナンス信号ＬＪ ｃ及びＶｃが１
ライン周期（Ｔ Ｉ−１＞毎に交互にシフトレジスタＳ
Ｒ３の直列入力端子に供給される。スイッチング回路Ｓ
Ｃ２はスイッチング制御接点に供給されるスイッチング
信号の制御の下＝１２− で動作し、このスイッチング信号は符号化回路ＩＣの接
続端子に供給され、その周波数１／２ＦＨをこの端子に
示しである。この１／２ライン周波数のスイッチング信
号は２個の可制御スイッチング回路ＳＣ３及びＳＣ４に
も供給され、これらスイッチング回路も２個の選択接点
と１個のマスタ接点と１個のスイッチング制御接点を有
する。シフトレジスタＳＲ３の最終レジスタ段ｑ−１の
直列出力端子をスイッチング回路ＳＯ３及びＳＣ４によ
り１ライン周期毎に交互にシフトレジスタＳＲ５及びＳ
Ｒ６の直列入力端子に供給することができる。シフトレ
ジスタＳＲ５又はＳＲ６は他方の接続状態において回路
ＩＣの直流電圧源に接続された接続端子から直流電圧を
受信する。シフトレジスタＳＲ５及びＳＲ６には入力レ
ジスタ段ｐに外部出力端子を設けると共に最終レジスタ
段ｑ−１の後段に加算段（＋）を設け、この加算段に前
記外部出力端子を接続する。これがため、段ｐと段十と
の間に分路を具える２個の直列入力直列出力シフトレジ
スタＳＲｊ及びＳＲ６が得られる。シ７１〜レジスタＳ
Ｒ５及びＳＲ６のレジスタ段ｐに直流電圧が存在する場
合に（Ｊシフトレジスタ分路（ρから」−）は不作動に
なり、シフトレジスタは直列レジスタとして動作する。
の可制御スイッチング回路ＳＣ２が動作し、図に点線で
示ず接続と破線で示す接続を交互に行なう。これらの接
続は集積回路の２個の接続端子にそれぞれ接続された２
個の選択接点とシフ１ヘレジスタＳＲ３の直列入力端子
に結合されたマスタ接点との間で得られる。スイッチＳ
３が開の場合、クロミナンス信号ＬＪ ｃ及びＶｃが１
ライン周期（Ｔ Ｉ−１＞毎に交互にシフトレジスタＳ
Ｒ３の直列入力端子に供給される。スイッチング回路Ｓ
Ｃ２はスイッチング制御接点に供給されるスイッチング
信号の制御の下＝１２− で動作し、このスイッチング信号は符号化回路ＩＣの接
続端子に供給され、その周波数１／２ＦＨをこの端子に
示しである。この１／２ライン周波数のスイッチング信
号は２個の可制御スイッチング回路ＳＣ３及びＳＣ４に
も供給され、これらスイッチング回路も２個の選択接点
と１個のマスタ接点と１個のスイッチング制御接点を有
する。シフトレジスタＳＲ３の最終レジスタ段ｑ−１の
直列出力端子をスイッチング回路ＳＯ３及びＳＣ４によ
り１ライン周期毎に交互にシフトレジスタＳＲ５及びＳ
Ｒ６の直列入力端子に供給することができる。シフトレ
ジスタＳＲ５又はＳＲ６は他方の接続状態において回路
ＩＣの直流電圧源に接続された接続端子から直流電圧を
受信する。シフトレジスタＳＲ５及びＳＲ６には入力レ
ジスタ段ｐに外部出力端子を設けると共に最終レジスタ
段ｑ−１の後段に加算段（＋）を設け、この加算段に前
記外部出力端子を接続する。これがため、段ｐと段十と
の間に分路を具える２個の直列入力直列出力シフトレジ
スタＳＲｊ及びＳＲ６が得られる。シ７１〜レジスタＳ
Ｒ５及びＳＲ６のレジスタ段ｐに直流電圧が存在する場
合に（Ｊシフトレジスタ分路（ρから」−）は不作動に
なり、シフトレジスタは直列レジスタとして動作する。
直流電圧が存在しない場合にはシフトレジスタ分路（ｐ
から」−）が動作し、信号が段ｐ及び（」−）を直接通
過すると同■、ｌにシフトレジスタＳＲ５に書込まれる
。この結果、復帰回路ＩＣにおいて直列入力直列出力形
のシフトレジスタＳＲ５及びＳＲ６が１ライン周期王１
−１に等１ノい近延時間を有する近延装置として動作す
るため、クロックパルスＣＰＵ （Ｖ）の制御の下で加
算段（」暑の出力端子から信号Ｕ、ＬＪ’及びＶ′ｖが
得られる。集積回路ＩＣ内のシフトレジスタＳＲ５及び
ＳＲ６及びスイッチング回路ＳＣ３，ＳＣ／ｌは順次復
号化を可能にすると共に復号中の信号の反復を行なうも
のである。
から」−）が動作し、信号が段ｐ及び（」−）を直接通
過すると同■、ｌにシフトレジスタＳＲ５に書込まれる
。この結果、復帰回路ＩＣにおいて直列入力直列出力形
のシフトレジスタＳＲ５及びＳＲ６が１ライン周期王１
−１に等１ノい近延時間を有する近延装置として動作す
るため、クロックパルスＣＰＵ （Ｖ）の制御の下で加
算段（」暑の出力端子から信号Ｕ、ＬＪ’及びＶ′ｖが
得られる。集積回路ＩＣ内のシフトレジスタＳＲ５及び
ＳＲ６及びスイッチング回路ＳＣ３，ＳＣ／ｌは順次復
号化を可能にすると共に復号中の信号の反復を行なうも
のである。
シフトレジスタＳＲ１，ＳＲ２，ＳＲ３及びＳＲ４の動
作モードはスイッチ３ １．３２．３３及びＳ４として
示す直流電圧源への接続手段により決定される。直流電
圧が存在しない場合にはシフトレジスタＳＲ１，ＳＲ２
，ＳＲ３及びＳＲ４は直列入力並列出力シフトレジスタ
として動作し、直流電圧が存在する場合にはこれらシフ
トレジスタは並列入力直列出力シフトレジスタとして動
作し、これらの動作は全てクロックパルス（ＣＰ）の制
御の下で行なわれる。集積回路ＩＣを復号化回路として
動作ざゼる場合には、スイッチＳ ２゜Ｓ ３及びＳ
４を閉じ、スイッチＳ １を゛開く。時分割多重信号Ｖ
ＵＹ又はｔ−Ｊ Ｙ Ｖ Ｙの受信に応じて出力信号が
シフトレジスタＳＲ２，ＳＲ３及びＳＲ４から又はシフ
トレジスタＳＲ２，ＳＲ３（内部）ＳＲ５及びＳＲ６か
ら取り出される。集積回路ＩＣを符号化回路として動作
させる場合にはスイッチＳ １を閉じ、スイッチＳ ２
． Ｓ ３及びＳ ４を聞く。
作モードはスイッチ３ １．３２．３３及びＳ４として
示す直流電圧源への接続手段により決定される。直流電
圧が存在しない場合にはシフトレジスタＳＲ１，ＳＲ２
，ＳＲ３及びＳＲ４は直列入力並列出力シフトレジスタ
として動作し、直流電圧が存在する場合にはこれらシフ
トレジスタは並列入力直列出力シフトレジスタとして動
作し、これらの動作は全てクロックパルス（ＣＰ）の制
御の下で行なわれる。集積回路ＩＣを復号化回路として
動作ざゼる場合には、スイッチＳ ２゜Ｓ ３及びＳ
４を閉じ、スイッチＳ １を゛開く。時分割多重信号Ｖ
ＵＹ又はｔ−Ｊ Ｙ Ｖ Ｙの受信に応じて出力信号が
シフトレジスタＳＲ２，ＳＲ３及びＳＲ４から又はシフ
トレジスタＳＲ２，ＳＲ３（内部）ＳＲ５及びＳＲ６か
ら取り出される。集積回路ＩＣを符号化回路として動作
させる場合にはスイッチＳ １を閉じ、スイッチＳ ２
． Ｓ ３及びＳ ４を聞く。
時分割多重信号ＶＵＹＣ又はＵＹＶＹｃの出力の選択に
応じてスイッチＳ５を開又は閉にする。
応じてスイッチＳ５を開又は閉にする。
図においてスイッチＳ １． Ｓ ２．・・・Ｓ ５
として示す接続手段は集積回路ＩＣの外部に示しである
。
として示す接続手段は集積回路ＩＣの外部に示しである
。
３個のシフトレジスタＳＲ１，ＳＲ２及びＳＲ３と接続
回路ＳＣ１を具える集積回路ＩＣの例が符＝１５− 帰化及び復号化のための最も簡単な例である。集積回路
ＩＣ内に、符号化及び復号化用のシフ［ヘレジスタＳＲ
４の付加に加えて符号化用のスイッチング回路ＳＣ２を
イ」加すると共に復号化用のスイッチング回路ＳＣ３，
ＳＣ４及びシフトレジスタＳＲ５及びＳＲ６をイ」加す
ることにより更に広い応用範囲が与えられる。同様に、
スイッチＳ １゜Ｓ２・・・＄５の接続の一つ以上を
集積回路ＩＣ内に組込むことができる。重要なことは、
接続回路ＳＣ１に接続されるシフトレジスタＳＲ１，Ｓ
Ｒ２及びＳＲ３及びできればシフトレジスタＳＲ４の直
列入力端子と直列出力端子の各々を集積回路ＩＣの各別
の接続端子に接続して所望の信号入力又は直流電圧供給
と信号出力とを行ない得るようにすることだ（プである
。
回路ＳＣ１を具える集積回路ＩＣの例が符＝１５− 帰化及び復号化のための最も簡単な例である。集積回路
ＩＣ内に、符号化及び復号化用のシフ［ヘレジスタＳＲ
４の付加に加えて符号化用のスイッチング回路ＳＣ２を
イ」加すると共に復号化用のスイッチング回路ＳＣ３，
ＳＣ４及びシフトレジスタＳＲ５及びＳＲ６をイ」加す
ることにより更に広い応用範囲が与えられる。同様に、
スイッチＳ １゜Ｓ２・・・＄５の接続の一つ以上を
集積回路ＩＣ内に組込むことができる。重要なことは、
接続回路ＳＣ１に接続されるシフトレジスタＳＲ１，Ｓ
Ｒ２及びＳＲ３及びできればシフトレジスタＳＲ４の直
列入力端子と直列出力端子の各々を集積回路ＩＣの各別
の接続端子に接続して所望の信号入力又は直流電圧供給
と信号出力とを行ない得るようにすることだ（プである
。
図において集積回路ＩＣはシフトレジスタＳＲ１の片側
にシフトレジスタＳＲ２，ＳＲ３及びＳＲ４を具えるも
のして示しであるが、シフＩ・レジスタＳＲ２，ＳＲ３
及びＳＲ４の１個以上を接続回路ＳＣ１の関連する部分
とともにシフトレジメタＳＲ１の反対側に配向すること
もできる。更に、集積回路ＩＣは種々の周波数のクロッ
クパルス（ＣＰ）を供給する内部クロックパルス源を含
むものとしてもよい。
にシフトレジスタＳＲ２，ＳＲ３及びＳＲ４を具えるも
のして示しであるが、シフＩ・レジスタＳＲ２，ＳＲ３
及びＳＲ４の１個以上を接続回路ＳＣ１の関連する部分
とともにシフトレジメタＳＲ１の反対側に配向すること
もできる。更に、集積回路ＩＣは種々の周波数のクロッ
クパルス（ＣＰ）を供給する内部クロックパルス源を含
むものとしてもよい。
２個の集積回路ＩＣを用い、第１の回路を復号化回路と
して動作させ、第２の回路を符号化回路として動作させ
る場合、所定の構成の時分割多重信号を異なる構成の時
分割多重信号に相互符号化覆る相互Ｔ」帰化（１〜ラン
スコープ゛イング）回路を１ｑることができる。
して動作させ、第２の回路を符号化回路として動作させ
る場合、所定の構成の時分割多重信号を異なる構成の時
分割多重信号に相互符号化覆る相互Ｔ」帰化（１〜ラン
スコープ゛イング）回路を１ｑることができる。
同一の設８−１の集積回路ＩＣｒ？η号化と符号化を実
行し得ることは符号化と復号化の両信号処理が略々同稈
ｌαに生ずる場合に経済的に重要である。
行し得ることは符号化と復号化の両信号処理が略々同稈
ｌαに生ずる場合に経済的に重要である。
断る集積回路の用途はカラープレビジョンカメラど、そ
の信号蓄積用のデープ又はレコード記録再生装置と、そ
の信号表示用の表示装置との組合せがノＳえれる。
の信号蓄積用のデープ又はレコード記録再生装置と、そ
の信号表示用の表示装置との組合せがノＳえれる。
図面は本発明による集積符号化兼復号化回路の一実施例
のブロック図である。 ＩＣ・・・集積回路 ＳＲ１，ＳＲ２・・・ＳＲ６・・・シフレジスタＳＣ１
・・・接続回路 ＣＰＩＯ，ＣＰＹ、ＣＰＵ （Ｖ）、ＣＰＶ・・・クロ
ックパルス ＶＵＹ、ＵＹＶＹ・・・時分割多重信号（入力）（出力
） （入力）
のブロック図である。 ＩＣ・・・集積回路 ＳＲ１，ＳＲ２・・・ＳＲ６・・・シフレジスタＳＣ１
・・・接続回路 ＣＰＩＯ，ＣＰＹ、ＣＰＵ （Ｖ）、ＣＰＶ・・・クロ
ックパルス ＶＵＹ、ＵＹＶＹ・・・時分割多重信号（入力）（出力
） （入力）
Claims (1)
- 【特許請求の範囲】 １、異なる周波数のクロックパルスの制御の下で異なる
書込み速度及び読出し速度を有する複数個のシフトレジ
スタを含み、これらのシフトレジスタをもつて同時信号
を時分割多重信号に符号化する信号圧縮回路或いは時分
割多重信号を同時信号に復号化する信号伸張回路の一部
を構成するようにした時分割多重及び同時信号の符号化
又は復号化回路において、集積回路として構成された前
記符号化又は復号化回路内のシフトレジスタを直列入力
並列出力動作及び並列入力直列出力動作の両動作に適す
るものとし、最大数のレジスタ段を有するシフトレジス
タのレジスタ段を少くとも２個の他のシフトレジスタの
レジスタ段に、これらレジスタ段間を並列に双方向接続
する接続回路を介して結合し、この少くとも３個のシフ
トレジスタの各々の直列入力端子及び直列出力端子を集
積回路の各別の接続端子に結合してあることを特徴とす
る符号化兼復号化回路。 ２、特許請求の範囲第１項に記載の回路において、前記
少くとも３個のシフトレジスタの直列入力端子が直流電
圧を受信し得るようにし、該端子に所定の直流電圧があ
るかないかによりそのシフトレジスタが直列入力並列出
力動作するのか並列入力直列出力動作するのかが決まる
ようにしてあることを特徴とする符号化兼復号化回路。 ３、特許請求の範囲第１項又は第２項に記載の回路にお
いて、前記集積回路は、当該集積回路の関連する２個の
接続端子にそれぞれ結合された２個の選択接点と、前記
２個の他のシフトレジスタの一方の直列入力端子に結合
されたマスタ接点と、集積回路の別の接続端子に結合さ
れたスイッチング制御端子とを有する可制御スイッチン
グ回路含んでいることを特徴とする符号化兼復号化回路
。 ４、特許請求の範囲第１項、第２項又は第３項に記載さ
れた回路において、前記集積回路は分路接続を含む２個
の直列入力並列出力シフトレジスタを更に含み、該シフ
トレジスタの直列入力端子を別の可制御スイッチング回
路により前記他の２個のシフトレジスタの一方の直列出
力端子と集積回路の直流電圧供給用の接続端子とに交互
に接続し得るようにし、この直流電圧により前記シフト
レジスタの分路接続が不作動になるようにしてあること
を特徴とする符号化兼復号化回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8500841A NL8500841A (nl) | 1985-03-22 | 1985-03-22 | Kodeer- of dekodeerschakeling voor tijdmultiplex en simultane signalen. |
| NL8500841 | 1985-03-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61220587A true JPS61220587A (ja) | 1986-09-30 |
Family
ID=19845723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61063892A Pending JPS61220587A (ja) | 1985-03-22 | 1986-03-20 | 符号化兼複号化回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4797883A (ja) |
| JP (1) | JPS61220587A (ja) |
| AU (1) | AU577186B2 (ja) |
| DE (1) | DE3605758A1 (ja) |
| FR (1) | FR2579399B1 (ja) |
| GB (1) | GB2172776B (ja) |
| NL (1) | NL8500841A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4924464A (en) * | 1989-03-13 | 1990-05-08 | American Telephone And Telegraph Company | Technique for converting either way between a plurality of N synchronized serial bit streams and a parallel TDM format |
| US4993025A (en) * | 1989-11-21 | 1991-02-12 | Picker International, Inc. | High efficiency image data transfer network |
| JPH0522262A (ja) * | 1991-06-21 | 1993-01-29 | Matsushita Electric Ind Co Ltd | データ伝送方式および送信装置と受信装置ならびに伝送制御方式 |
| WO1995023463A1 (en) * | 1994-02-25 | 1995-08-31 | Telefonaktiebolaget Lm Ericsson | Decentralized base station for reducing bandwidth requirements for communications to and from radio transmitter-receivers in a telecommunications network |
| CN1848941A (zh) * | 1999-12-15 | 2006-10-18 | 三洋电机株式会社 | 图像再现、处理装置和方法以及具有该装置的电视接收机 |
| WO2002035851A2 (en) * | 2000-10-20 | 2002-05-02 | Koninklijke Philips Electronics N.V. | Low bandwidth universal video/graphics interface |
| JP4752137B2 (ja) * | 2001-05-28 | 2011-08-17 | ヤマハ株式会社 | 入力データの変換方法、入力データの変換プログラム、および入力データの変換システム |
| JP3548136B2 (ja) * | 2001-06-01 | 2004-07-28 | 三洋電機株式会社 | 画像処理装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH546520A (de) * | 1973-03-29 | 1974-02-28 | Siemens Ag Albis | Verfahren zur uebertragung von einer datenquelle abgegebener digitaler zeichenelemente ueber eine zeitmultiplexnachrichtenuebertragungsanlage zu einer datenempfangsstelle. |
| FR2440672A1 (fr) * | 1978-10-30 | 1980-05-30 | Cit Alcatel | Commutateur spatial multiplex |
| US4264954A (en) * | 1979-09-04 | 1981-04-28 | Ncr Corporation | Distributed function communication system for remote devices |
| US4316061A (en) * | 1979-11-23 | 1982-02-16 | Ahamed Syed V | Minimal delay rate-change circuits |
| US4593390A (en) * | 1984-08-09 | 1986-06-03 | Honeywell, Inc. | Pipeline multiplexer |
-
1985
- 1985-03-22 NL NL8500841A patent/NL8500841A/nl not_active Application Discontinuation
-
1986
- 1986-02-22 DE DE19863605758 patent/DE3605758A1/de not_active Withdrawn
- 1986-03-17 US US06/840,366 patent/US4797883A/en not_active Expired - Fee Related
- 1986-03-19 GB GB08606761A patent/GB2172776B/en not_active Expired
- 1986-03-20 JP JP61063892A patent/JPS61220587A/ja active Pending
- 1986-03-21 FR FR8604083A patent/FR2579399B1/fr not_active Expired
- 1986-03-21 AU AU54995/86A patent/AU577186B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| GB8606761D0 (en) | 1986-04-23 |
| FR2579399B1 (fr) | 1987-07-31 |
| US4797883A (en) | 1989-01-10 |
| GB2172776A (en) | 1986-09-24 |
| AU577186B2 (en) | 1988-09-15 |
| FR2579399A1 (fr) | 1986-09-26 |
| NL8500841A (nl) | 1986-10-16 |
| GB2172776B (en) | 1988-12-29 |
| AU5499586A (en) | 1986-09-25 |
| DE3605758A1 (de) | 1986-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100225063B1 (ko) | 다중비디오출력장치(Multiple Video Displayer) | |
| US4608609A (en) | Apparatus for recording a color video signal | |
| KR840001420A (ko) | 칼라 정지화상 재생 장치 | |
| JPS59122093A (ja) | テレビジヨン伝送方式並びにテレビジヨン送信装置及び受像装置 | |
| US4712143A (en) | Apparatus for monitoring a timebase compressed color video signal | |
| JPS61220587A (ja) | 符号化兼複号化回路 | |
| JPS6053515B2 (ja) | 時間順次色信号から同時色信号に変換する装置 | |
| US4746982A (en) | Equipment for through-connecting color television signals | |
| US3889051A (en) | Method and system for transmitting signals from a selected one of a plurality of video sources in a central apparatus room and the associated audio and control signals to at least one television studio | |
| US5309233A (en) | Apparatus for converting the scanning period of a video signal to a period not necessarily an integer times the original period | |
| JPH0267879A (ja) | 映像信号処理回路 | |
| EP1292133A1 (en) | Multi-picture display | |
| US5073826A (en) | Video signal transmission apparatus for frames with an odd number of lines | |
| GB2138241A (en) | Television system with line standard conversion and data generator and data receiver suitable therefor | |
| JP2733318B2 (ja) | テレビジョン信号処理装置 | |
| JP2692476B2 (ja) | フレーム同期システム | |
| JPS62155691A (ja) | カラ−映像信号の記録再生装置 | |
| JP2881788B2 (ja) | 映像信号切替装置 | |
| JP3822920B2 (ja) | ビデオ信号処理装置 | |
| JP3684768B2 (ja) | 映像信号記録装置 | |
| SU543206A1 (ru) | Устройство пространственно-временной коммутации | |
| GB1576439A (en) | Serial/parallel conversion device for a digital system | |
| SU1320905A1 (ru) | Устройство цифрового транзита каналов в узлах сети св зи | |
| JPS6214226A (ja) | 半導体メモリ装置 | |
| JPH0454080A (ja) | 画像伝送受信装置 |