JPS61214879A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS61214879A JPS61214879A JP60056604A JP5660485A JPS61214879A JP S61214879 A JPS61214879 A JP S61214879A JP 60056604 A JP60056604 A JP 60056604A JP 5660485 A JP5660485 A JP 5660485A JP S61214879 A JPS61214879 A JP S61214879A
- Authority
- JP
- Japan
- Prior art keywords
- image
- circuit
- output
- counter
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ブラウン管表示器などに所望の画像を表示
する画像表示装置に係り、たとえば、表示画面の水平表
示期間上の画素を任意に増加することにより、画像歪の
補正や任意かつ所望の画像を得る画像調整に関する。
する画像表示装置に係り、たとえば、表示画面の水平表
示期間上の画素を任意に増加することにより、画像歪の
補正や任意かつ所望の画像を得る画像調整に関する。
コンピュータとカラーテレビ受像機とを組み合わせるこ
とにより種々の画像情報を映像として表示する画像表示
装置が実用化されているが、カラーテレビの規格には、
ＮＴＳＣ，ＰＡＬおよびＳＥＣＡＭの規格がある。
とにより種々の画像情報を映像として表示する画像表示
装置が実用化されているが、カラーテレビの規格には、
ＮＴＳＣ，ＰＡＬおよびＳＥＣＡＭの規格がある。
このため、これら各規格間における走査線数の相違など
から規格間で同一の画像情報を表示させても、表示画面
に得られる画像は、それぞれ異なるものとなる。
から規格間で同一の画像情報を表示させても、表示画面
に得られる画像は、それぞれ異なるものとなる。
また、画素数との関係で画像情報を記憶し、かつ画面上
のアドレスに従って読み出して表示する場合、表示器な
どの特性、あるいは、その表示画面の大きさなどの関係
で表示文字などの画像に歪や文字間の間隔が狭いため、
文字が見にくいなどの不都合を生じることがある。
のアドレスに従って読み出して表示する場合、表示器な
どの特性、あるいは、その表示画面の大きさなどの関係
で表示文字などの画像に歪や文字間の間隔が狭いため、
文字が見にくいなどの不都合を生じることがある。
そこで、この発明は、画像のアスペクト比を調整するこ
とにより、任意かつ所望の画像を得ようとするものであ
る。
とにより、任意かつ所望の画像を得ようとするものであ
る。
〔問題点を解決するための手段〕 ゛すなわち、この
発明の画像表示装置は、画像体量を記憶する画像記憶手
段と、読出信号を発生して前記画像記憶手段から画像情
報を得る読出信号発生手段と、画像表示のための同期信
号を発生する信号発生手段と、前記読出信号発生手段か
ら得られる信号に基づいて任意の間隔で画素を挿入して
水平方向に補足表示できる領域を設けるとともに、この
画素の挿入直前に表示された画像情報を画像記憶手段か
ら読み出し、前記挿入された画素上に表示するようにし
た画像補正手段とを備えて構成されている。
発明の画像表示装置は、画像体量を記憶する画像記憶手
段と、読出信号を発生して前記画像記憶手段から画像情
報を得る読出信号発生手段と、画像表示のための同期信
号を発生する信号発生手段と、前記読出信号発生手段か
ら得られる信号に基づいて任意の間隔で画素を挿入して
水平方向に補足表示できる領域を設けるとともに、この
画素の挿入直前に表示された画像情報を画像記憶手段か
ら読み出し、前記挿入された画素上に表示するようにし
た画像補正手段とを備えて構成されている。
したがって、この発明は、特定の画面の水平方向の表示
領域に任意の表示部分を挿入して画面上のアスペクト比
を調整して画面を補正する。
領域に任意の表示部分を挿入して画面上のアスペクト比
を調整して画面を補正する。
また、画像補正手段によって挿入される表示部分は、キ
ャラクタ表示の間隙内に設定すれば、キャラクタ表示へ
の影響を防止できる。
ャラクタ表示の間隙内に設定すれば、キャラクタ表示へ
の影響を防止できる。
以下、この発明の実施例を図面を参照して詳細。
に説明する。
第１図は、この発明の画像表示装置の実施例を示し、８
×８ドツト表示の最右端に１ビツト分の表示部を増加し
て画像の横方向の表示幅を修正するものである。
×８ドツト表示の最右端に１ビツト分の表示部を増加し
て画像の横方向の表示幅を修正するものである。
第１図において、この画像表示装置には、画像情報を記
憶する書込み読出し可能な画像記憶手段としてビデオ記
憶素子（Ｖ−ＲＡＭ）２が設けられ、このビデオ記憶素
子２には、キャラクタやグラフィックなどの種々の画像
情報が図示していない中央演算処理装置などの制御手段
を介して書き込まれている。
憶する書込み読出し可能な画像記憶手段としてビデオ記
憶素子（Ｖ−ＲＡＭ）２が設けられ、このビデオ記憶素
子２には、キャラクタやグラフィックなどの種々の画像
情報が図示していない中央演算処理装置などの制御手段
を介して書き込まれている。
このビデオ記憶素子２に記憶された画像情報は、水平ア
ドレスＡ６−ＡＩ ・・・Ａ、および垂直アドレスＡ
？、Ａｌｌ ・・・Ａ Ｈ４の指定に基づいて読み出
すことができる。
ドレスＡ６−ＡＩ ・・・Ａ、および垂直アドレスＡ
？、Ａｌｌ ・・・Ａ Ｈ４の指定に基づいて読み出
すことができる。
これらアドレスを指定するための第１の信号発生手段と
して水平カウンタ４とともに、第２の信号発生手段とし
て垂直カウンタ６が設けられ、水平カウンタ４は３４２
進カウンタ、垂直カウンタ６は２６２進カウンタで構成
されている。
して水平カウンタ４とともに、第２の信号発生手段とし
て垂直カウンタ６が設けられ、水平カウンタ４は３４２
進カウンタ、垂直カウンタ６は２６２進カウンタで構成
されている。
水平カウンタ４が発生する９ビツトのカウント出力中の
最下位および最上位のビットを除いた並列ビット出力Ｈ
Ｑ Ｉ、ＨＱ ｚ ・・・ＨＱ、は、ビデオ記憶素子
２の読出信号として水平アドレスＡ、 、Ａ、 ・・
・Ａ６となり、垂直カウンタ６が発生する８ビツトの並
列ビット出力ＶＱ、、ＶＱ、 ・・・ＶＱ、は、ビデ
オ記憶素子２の読出信号として垂直アドレスＡ ？ 、
Ａ ｓ ・・・Ａ１４に対応している。
最下位および最上位のビットを除いた並列ビット出力Ｈ
Ｑ Ｉ、ＨＱ ｚ ・・・ＨＱ、は、ビデオ記憶素子
２の読出信号として水平アドレスＡ、 、Ａ、 ・・
・Ａ６となり、垂直カウンタ６が発生する８ビツトの並
列ビット出力ＶＱ、、ＶＱ、 ・・・ＶＱ、は、ビデ
オ記憶素子２の読出信号として垂直アドレスＡ ？ 、
Ａ ｓ ・・・Ａ１４に対応している。
また、水平カウンタ４の全並列ビット出力ＨＱ、 、Ｈ
Ｑ、 ・・・ＨＱ、はデコーダ８に加えられ、デコー
ダ８は水平カウンタ４の最終カウント値ｒ３４１Ｊの１
クロツクパルス前のカウント値ｒ３４０Ｊを出力し、こ
の出力はセレクト回路１０に加えられ、このセレクト回
路１０の出力は、遅延回路１２を介して水平カウンタ４
のリセット人力Ｒ１垂直カウンタ６のクロック入力ＣＫ
に加えられている。
Ｑ、 ・・・ＨＱ、はデコーダ８に加えられ、デコー
ダ８は水平カウンタ４の最終カウント値ｒ３４１Ｊの１
クロツクパルス前のカウント値ｒ３４０Ｊを出力し、こ
の出力はセレクト回路１０に加えられ、このセレクト回
路１０の出力は、遅延回路１２を介して水平カウンタ４
のリセット人力Ｒ１垂直カウンタ６のクロック入力ＣＫ
に加えられている。
また、水平カウンタ４の下位ビット出力ＨＱ、、ＨＱｌ
、ＨＱ！は、画像補正手段としての画像補正論理回路１
４に加えられている。
、ＨＱ！は、画像補正手段としての画像補正論理回路１
４に加えられている。
画像補正論理回路１４は、表示画面の水平表示領域の任
意の位置に任意の表示部を挿入して水平表示領域を増加
させ、かつ、挿入した表示部にビデオ記憶素子２の画像
情報を読み出す論理回路である。
意の位置に任意の表示部を挿入して水平表示領域を増加
させ、かつ、挿入した表示部にビデオ記憶素子２の画像
情報を読み出す論理回路である。
すなわち、水平カウンタ４の並列ビット出力ＨＱｏ 、
ＨＱＩ ・・・ＨＱ、の下位ビット出力ＨＱ ｚ 、
ＨＱ Ｉおよびインバータ１５によって反転されるＨＱ
６はそれぞれＡＮＤ回路１６に入力され、この下位ビッ
トＨＱ、 、ＨＱＩ 、ＨＱ、がｒｌＪ ｒｌＪ
ｒＯＪとなったとき、前記ＡＮＤ回路１６の入力条件が
°成立し、論理積出力が発生するようにマトリックスが
構成されている。そして、ＡＮＤ回路１６の出力は遅延
回路１８に加えられ、この遅延回路１８の出力は、ＡＮ
Ｄ回路２０に加えられている。このＡＮＤ回路２０には
、調整入力端子２２に加えられるアスペクト比調整入力
ＡＣ１水平カウンタ４の出力をデコードするデコーダ２
４の出力ＨＮ、 、ＨＮ、のいずれか一方を選択するセ
レクト回路２６の出力が加えられており、そのＡＮＤ条
件の成立によって発生する出力は、インバータ２８を介
してＡＮＤ回路３０に制御信号として加えられ、クロッ
クパルスＣＰとのＡＮＤ条件の成立に応じて発生するパ
ルス出力は、水平カウンタ４のクロック入力ＣＫに加え
られている。
ＨＱＩ ・・・ＨＱ、の下位ビット出力ＨＱ ｚ 、
ＨＱ Ｉおよびインバータ１５によって反転されるＨＱ
６はそれぞれＡＮＤ回路１６に入力され、この下位ビッ
トＨＱ、 、ＨＱＩ 、ＨＱ、がｒｌＪ ｒｌＪ
ｒＯＪとなったとき、前記ＡＮＤ回路１６の入力条件が
°成立し、論理積出力が発生するようにマトリックスが
構成されている。そして、ＡＮＤ回路１６の出力は遅延
回路１８に加えられ、この遅延回路１８の出力は、ＡＮ
Ｄ回路２０に加えられている。このＡＮＤ回路２０には
、調整入力端子２２に加えられるアスペクト比調整入力
ＡＣ１水平カウンタ４の出力をデコードするデコーダ２
４の出力ＨＮ、 、ＨＮ、のいずれか一方を選択するセ
レクト回路２６の出力が加えられており、そのＡＮＤ条
件の成立によって発生する出力は、インバータ２８を介
してＡＮＤ回路３０に制御信号として加えられ、クロッ
クパルスＣＰとのＡＮＤ条件の成立に応じて発生するパ
ルス出力は、水平カウンタ４のクロック入力ＣＫに加え
られている。
また、デコーダ２４の出力ＨＮ ｓおよび出力ＨＮ４は
セレクト回路３１に加えられており、各セレクト回路１
０．２６．３１にはアスペクト比調整人力Ａ、がその選
択制御入力として加えられている。なお、デコーダ２４
の出力ＨＮＩは、カウント数ｒＯＪ〜ｒ２５５Ｊ 、出
力ＨＮ ｚはカウント数「０」〜ｒ２２７Ｊ 、出力Ｈ
Ｎ ｚはカウント数ｒ２６１Ｊ〜ｒ２８６Ｊ、出力ＨＮ
、はカウント数ｒ２８９Ｊ〜ｒ３１４Ｊに設定されてい
る。
セレクト回路３１に加えられており、各セレクト回路１
０．２６．３１にはアスペクト比調整人力Ａ、がその選
択制御入力として加えられている。なお、デコーダ２４
の出力ＨＮＩは、カウント数ｒＯＪ〜ｒ２５５Ｊ 、出
力ＨＮ ｚはカウント数「０」〜ｒ２２７Ｊ 、出力Ｈ
Ｎ ｚはカウント数ｒ２６１Ｊ〜ｒ２８６Ｊ、出力ＨＮ
、はカウント数ｒ２８９Ｊ〜ｒ３１４Ｊに設定されてい
る。
一方、垂直カウンタ６の出力はデコーダ３２に加えられ
、その特定出力ＶＮｍ （たとえばカウント数２６１）
は垂直カウンタ６のリセット人力Ｒに加えられている。
、その特定出力ＶＮｍ （たとえばカウント数２６１）
は垂直カウンタ６のリセット人力Ｒに加えられている。
セレクト回路３１の出力によって得られる水平同期信号
Ｈと、垂直カウンタ６の出力を符号化するデコーダ３２
の出力ｖＮ！で与えられる垂直同期信号Ｖは、エクスク
ル−シブＯＲ回路３４（以下ＥＸ−ＯＲ３４という）に
加えられ、このＥＸ−ＯＲ３４で得られた複合同期信号
Ｃ３ＹＮＣは、ブラウン管表示器３６（以下ＣＲＴ３６
という）に加えられている。
Ｈと、垂直カウンタ６の出力を符号化するデコーダ３２
の出力ｖＮ！で与えられる垂直同期信号Ｖは、エクスク
ル−シブＯＲ回路３４（以下ＥＸ−ＯＲ３４という）に
加えられ、このＥＸ−ＯＲ３４で得られた複合同期信号
Ｃ３ＹＮＣは、ブラウン管表示器３６（以下ＣＲＴ３６
という）に加えられている。
そして、ビデオ記憶素子２から出力された８ビツトの画
像情報は、レジスタ３８を介して上位４ビツトと下位４
ビツトに分離されてセレクト回路４０に加えられて４ビ
ツトの画像情報に変換され、この画像情報はカラー信号
源としてのカラーパレット回路４２に加えられる。この
カラーパレット回路４２から出力された赤（Ｒ）、緑（
Ｇ）および青（Ｂ）の色信号は、それぞれＡＮＤ回路４
４．４６．４８に個別に加えられ、各ＡＮＤ回路４４．
４６．４８には、デコーダ３２の出力ＶＮ、とセレクト
回路２６の出力によるＡＮＤ条件の成立によって発生す
るＡＮＤ回路５０の出力が制御信号として加えられてい
る。各ＡＮＤ回路４４．４６．４８の出力はＤＡ変換器
５２に加えられ、ＤＡ変換器５２の出力は画像表示信号
として複合同期信号Ｃ３ＹＮＣに同期してＣＲＴ３６に
加えられる。
像情報は、レジスタ３８を介して上位４ビツトと下位４
ビツトに分離されてセレクト回路４０に加えられて４ビ
ツトの画像情報に変換され、この画像情報はカラー信号
源としてのカラーパレット回路４２に加えられる。この
カラーパレット回路４２から出力された赤（Ｒ）、緑（
Ｇ）および青（Ｂ）の色信号は、それぞれＡＮＤ回路４
４．４６．４８に個別に加えられ、各ＡＮＤ回路４４．
４６．４８には、デコーダ３２の出力ＶＮ、とセレクト
回路２６の出力によるＡＮＤ条件の成立によって発生す
るＡＮＤ回路５０の出力が制御信号として加えられてい
る。各ＡＮＤ回路４４．４６．４８の出力はＤＡ変換器
５２に加えられ、ＤＡ変換器５２の出力は画像表示信号
として複合同期信号Ｃ３ＹＮＣに同期してＣＲＴ３６に
加えられる。
以上の構成に基づき、その動作を説明する。
水平カウンタ４の並列ビット出力ＨＱ、〜ＨＱ ａがデ
コーダ８に加えられ、セレクト回路１０からは調整入力
端子２２に加えられるアスペクト比調整入力ＡＣに応じ
てカウント値ｒ３１２Ｊまたは最終カウント値ｒ３４０
Ｊの何れかが選択されて出力され、その出力信号は遅延
回路１２で１クロツクパルスだけ遅延させた後、水平カ
ウンタ４のリセット人力Ｒ１垂直カウンタ６のクロック
入力ＧＫに加えられる。すなわち、垂直カウンタ６は、
セレクト回路１０の出力に応じて垂直同期信号期間が設
定され、カウント値ｒ３４１Ｊまたはｒ３１３Ｊで設定
された時間間隔を持つ垂直同期信号が形成される。
コーダ８に加えられ、セレクト回路１０からは調整入力
端子２２に加えられるアスペクト比調整入力ＡＣに応じ
てカウント値ｒ３１２Ｊまたは最終カウント値ｒ３４０
Ｊの何れかが選択されて出力され、その出力信号は遅延
回路１２で１クロツクパルスだけ遅延させた後、水平カ
ウンタ４のリセット人力Ｒ１垂直カウンタ６のクロック
入力ＧＫに加えられる。すなわち、垂直カウンタ６は、
セレクト回路１０の出力に応じて垂直同期信号期間が設
定され、カウント値ｒ３４１Ｊまたはｒ３１３Ｊで設定
された時間間隔を持つ垂直同期信号が形成される。
また、水平カウンタ４の下位ビット出力ＨＱ。
の反転信号、出力ＨＱ、およびＨＱｚはＡＮＤ回路１６
に加えられ、すなわち、出力ＨＱ、％ＨＱ、、ＨＱ ｔ
がｒＯＪ ｒｌＪ ｒｌＪによってＡＮＤ条件が成立す
る。このＡＮＤ回路１６の出力は、遅延回路１８で１ク
ロツクパルスだけ遅延させた後、ＡＮＤ回路２０に加え
られる。
に加えられ、すなわち、出力ＨＱ、％ＨＱ、、ＨＱ ｔ
がｒＯＪ ｒｌＪ ｒｌＪによってＡＮＤ条件が成立す
る。このＡＮＤ回路１６の出力は、遅延回路１８で１ク
ロツクパルスだけ遅延させた後、ＡＮＤ回路２０に加え
られる。
このとき、調整入力端子２２に加えられるアスペクト比
調整入力Ａ、にｒｌＪが立っている場合、その人力ｒｌ
Ｊと、°その調整人力Ａｃによってセレクト回路２６の
選択出力と、遅延回路１８の遅延出力とによってＡＮＤ
条件が成立する。このＡＮＤ回路２０の出力は、インバ
ータ２８で反転され、その反転信号ｒＯＪがクロックパ
ルスとともに、ＡＮＤ回路３０に加えられ、ＡＮＤ回路
３０のＡＮＤ条件が不成立となり、クロック入力ＣＫが
１クロックパルス分だけ停止し、水平カウンタ４の最下
位ビットのカウントが停止される。
調整入力Ａ、にｒｌＪが立っている場合、その人力ｒｌ
Ｊと、°その調整人力Ａｃによってセレクト回路２６の
選択出力と、遅延回路１８の遅延出力とによってＡＮＤ
条件が成立する。このＡＮＤ回路２０の出力は、インバ
ータ２８で反転され、その反転信号ｒＯＪがクロックパ
ルスとともに、ＡＮＤ回路３０に加えられ、ＡＮＤ回路
３０のＡＮＤ条件が不成立となり、クロック入力ＣＫが
１クロックパルス分だけ停止し、水平カウンタ４の最下
位ビットのカウントが停止される。
この結果、再び９ドツト目に８ドツト目の表示を１クロ
ックパルス間だけ繰り返すことになり、９ドツト目に新
たな表示部が形成されることになる。
ックパルス間だけ繰り返すことになり、９ドツト目に新
たな表示部が形成されることになる。
そして、１０ドツト目のクロックパルスが加わると、Ａ
ＮＤ回路１６のＡＮＤ条件が不成立となり、ＡＮＤ回路
２０のＡＮＤ条件も不成立となるので、ＡＮＤ回路２０
の出力「０」のインバータ２８による反転信号「１」に
よってＡＮＤ条件が成立し、水平カウンタ４に再びクロ
ック入力ＣＫが加えられる。
ＮＤ回路１６のＡＮＤ条件が不成立となり、ＡＮＤ回路
２０のＡＮＤ条件も不成立となるので、ＡＮＤ回路２０
の出力「０」のインバータ２８による反転信号「１」に
よってＡＮＤ条件が成立し、水平カウンタ４に再びクロ
ック入力ＣＫが加えられる。
第１表は水平カウンタ４と水平アドレスの関係を示して
おり、下位ビット３桁がｒＯＪ ｒｌＪｒｌＪとなる水
平アドレス時、すなわち、９ドツト目の水平アドレスの
シフトを停止し、８ドツト目の画像を持続した１ドツト
分の表示部が加えられる。
おり、下位ビット３桁がｒＯＪ ｒｌＪｒｌＪとなる水
平アドレス時、すなわち、９ドツト目の水平アドレスの
シフトを停止し、８ドツト目の画像を持続した１ドツト
分の表示部が加えられる。
第 １ 表
第２図はＣＲＴ３６の画像表示エリヤの一例を示してお
り、Ｈｌは左水平走査帰線期間、Ｈ２は水平アクティブ
表示領域、Ｈｌは右水平走査帰線期間、Ｈ４は水平同期
像・号期間、ｖｌは垂直走査帰線期間、ｖ２は垂直アク
ティブ表示領域、■。
り、Ｈｌは左水平走査帰線期間、Ｈ２は水平アクティブ
表示領域、Ｈｌは右水平走査帰線期間、Ｈ４は水平同期
像・号期間、ｖｌは垂直走査帰線期間、ｖ２は垂直アク
ティブ表示領域、■。
は垂直走査帰線期間、ｖ４は垂直同期信号期間を示す。
すなわち、表示領域ＶＤは、水平アクティブ領域Ｈ２と
垂直アクティブ領域ｖ２で区画されており、水平方向の
１画素からなる表示部が、水平アクティブ領域Ｈ２の任
意の位置、この実施例では、８ドツト毎に加えられてい
る。
垂直アクティブ領域ｖ２で区画されており、水平方向の
１画素からなる表示部が、水平アクティブ領域Ｈ２の任
意の位置、この実施例では、８ドツト毎に加えられてい
る。
第３図に示すように、８×８ドツトの文字表示ｒＰＡ・
・」のようにキャラクタ表示について、第４図に示すよ
うに、その表示の８ドツト目に１ドツトの表示部を挿入
したものであり、表示文字の間隔、すなわち、横方向の
行間を増加し、表示文字ｒＰＡ・・」が見易くなってい
る。
・」のようにキャラクタ表示について、第４図に示すよ
うに、その表示の８ドツト目に１ドツトの表示部を挿入
したものであり、表示文字の間隔、すなわち、横方向の
行間を増加し、表示文字ｒＰＡ・・」が見易くなってい
る。
また、このようなアスペクト比の調整による直重補正に
よってキャラクタ表示の歪を除去することもでき、文字
表示ではその空間部分のドツトエリヤを大きくすること
により、表示文字への影響を除くことができる。
よってキャラクタ表示の歪を除去することもでき、文字
表示ではその空間部分のドツトエリヤを大きくすること
により、表示文字への影響を除くことができる。
なお、実施例ではアスペクト比の調整を８ドツト目の１
ドツトの表示部を加えたが、任意のアスペクト比を設定
するために表示部の挿入位置、挿入ドツト数など任意に
設定し、任意の補正比率を設定して所望の画像を得るこ
とが可能である。
ドツトの表示部を加えたが、任意のアスペクト比を設定
するために表示部の挿入位置、挿入ドツト数など任意に
設定し、任意の補正比率を設定して所望の画像を得るこ
とが可能である。
以上説明したように、この発明によれば、簡単に論理構
成された画像補正手段により特定の画像の水平走査線上
に任意の間隔で画素を増加させて画像の補正を可能とす
ることができるので、画像表示能力を向上することがで
きる。
成された画像補正手段により特定の画像の水平走査線上
に任意の間隔で画素を増加させて画像の補正を可能とす
ることができるので、画像表示能力を向上することがで
きる。
第１図はこの発明の画像表示装置の実施例を示すブロッ
ク図、第２図は画面の表示エリヤを示す説明図、第３図
は補正前の文字表示画像を示す説明図、第４図は補正後
の文字表示画像を示す説明図である。 ２・・・画像記憶手段としてのビデオ記憶素子、４・・
・水平カウンタ、６・・・垂直カウンタ、８・・・デコ
ーダ、１４・・・画像補正手段としての画像補正論理回
路。 第２図
ク図、第２図は画面の表示エリヤを示す説明図、第３図
は補正前の文字表示画像を示す説明図、第４図は補正後
の文字表示画像を示す説明図である。 ２・・・画像記憶手段としてのビデオ記憶素子、４・・
・水平カウンタ、６・・・垂直カウンタ、８・・・デコ
ーダ、１４・・・画像補正手段としての画像補正論理回
路。 第２図
Claims (2)
- （１）画像信号を記憶する画像記憶手段と、読出信号を
発生して前記画像記憶手段から画像情報を得る読出信号
発生手段と、画像表示のための同期信号を発生する信号
発生手段と、前記読出信号発生手段から得られる信号に
基づいて任意の間隔で画素を挿入して水平方向に補足表
示できる領域を設けるとともに、この画素の挿入直前に
表示された画像情報を画像記憶手段から読み出し、前記
挿入された画素上に表示するようにした画像補正手段と
を備えたことを特徴とする画像表示装置。 - （２）前記画像補正手段によって挿入される表示部は、
キャラクタ表示の間隔内に設定したことを特徴とする特
許請求の範囲第１項に記載の画像表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60056604A JPH0727358B2 (ja) | 1985-03-20 | 1985-03-20 | 画像表示装置 |
| DE8686103631T DE3680693D1 (de) | 1985-03-20 | 1986-03-18 | Anzeigesteuergeraet. |
| EP19860103631 EP0195998B1 (en) | 1985-03-20 | 1986-03-18 | Display controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60056604A JPH0727358B2 (ja) | 1985-03-20 | 1985-03-20 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61214879A true JPS61214879A (ja) | 1986-09-24 |
| JPH0727358B2 JPH0727358B2 (ja) | 1995-03-29 |
Family
ID=13031826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60056604A Expired - Lifetime JPH0727358B2 (ja) | 1985-03-20 | 1985-03-20 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727358B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150892A (ja) * | 1988-12-02 | 1990-06-11 | Hitachi Ltd | 表示容量変換装置および表示システム |
| JPH02308296A (ja) * | 1989-05-24 | 1990-12-21 | Hudson Soft Co Ltd | ビデオ信号周波数逓倍装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59220787A (ja) * | 1983-05-30 | 1984-12-12 | 富士通株式会社 | 罫線出力制御方式 |
-
1985
- 1985-03-20 JP JP60056604A patent/JPH0727358B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59220787A (ja) * | 1983-05-30 | 1984-12-12 | 富士通株式会社 | 罫線出力制御方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150892A (ja) * | 1988-12-02 | 1990-06-11 | Hitachi Ltd | 表示容量変換装置および表示システム |
| JPH02308296A (ja) * | 1989-05-24 | 1990-12-21 | Hudson Soft Co Ltd | ビデオ信号周波数逓倍装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0727358B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257103A (en) | Method and apparatus for deinterlacing video inputs | |
| US6441857B1 (en) | Method and apparatus for horizontally scaling computer video data for display on a television | |
| US5519450A (en) | Graphics subsystem for digital television | |
| US5300944A (en) | Video display system and method of using same | |
| US7030934B2 (en) | Video system for combining multiple video signals on a single display | |
| US20060092188A1 (en) | Display device and display method | |
| JP2000338925A (ja) | 映像表示装置 | |
| US5546137A (en) | Apparatus and method of transferring video data of a moving picture | |
| GB2331196A (en) | Gamma correction method and apparatus | |
| JPH1097231A (ja) | コンピュータシステムにおいてテレビジョンシステム上に表示するスケールダウンされたイメージを生成するための方法および装置 | |
| JP2842590B2 (ja) | 二重画面表示制御装置 | |
| JP3334535B2 (ja) | 画像表示装置及び画像表示方法 | |
| US20070065800A1 (en) | Display apparatus and video wall having the same | |
| JPS61214879A (ja) | 画像表示装置 | |
| JP2593427B2 (ja) | 画像処理装置 | |
| JP3577434B2 (ja) | ディジタル画像表示装置 | |
| CA2179790C (en) | Apparatus using memory control tables related to video graphics processing for tv receivers | |
| JPS61214878A (ja) | 画像表示装置 | |
| JP3014935B2 (ja) | 飛越走査方式のオンスクリーンディスプレー回路 | |
| US20040075763A1 (en) | Conversion of interwoven video to raster video | |
| JPH02228180A (ja) | ビデオプロジェクタ装置 | |
| MXPA96003752A (es) | Aparato que usa tablas de control de memoriarelacionadas con el procesamiento de graficos devideo para receptores de television | |
| KR100380991B1 (ko) | 비디오데이터에대한타이밍신호제공용제어기 | |
| US20020113891A1 (en) | Multi-frequency video encoder for high resolution support | |
| JPH08137444A (ja) | 液晶マルチスキャン表示方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |