JPS61214566A - 半導体光センサ装置 - Google Patents

半導体光センサ装置

Info

Publication number
JPS61214566A
JPS61214566A JP60056511A JP5651185A JPS61214566A JP S61214566 A JPS61214566 A JP S61214566A JP 60056511 A JP60056511 A JP 60056511A JP 5651185 A JP5651185 A JP 5651185A JP S61214566 A JPS61214566 A JP S61214566A
Authority
JP
Japan
Prior art keywords
semiconductor optical
sensor chip
optical sensor
bonding
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60056511A
Other languages
English (en)
Inventor
Hitoshi Sato
仁 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60056511A priority Critical patent/JPS61214566A/ja
Publication of JPS61214566A publication Critical patent/JPS61214566A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体光センサ装置、特にCCDセンサにおけ
る外囲器の改良に関する。
〔発明の技術的背景〕
従来、COD (charge cappled de
vice )のような半導体光センサはセラミック外囲
器に封止した実装形態で用いられている。第2図はセラ
ミック外囲器にパッケージングされた従来のCCDセン
サを示す断面図である。
同図において、1はセラミック製の外囲器基体である。
該外囲器基体1にはCODセンサチップを収容するため
の凹部が形成されている。該凹部は階段状の側壁を有し
、凹部底面および階段上側壁のテラス面にはメタライズ
l12t 、22が形成されている。テラス面に形成さ
れたメタライズ層22は、収容されるCODセンサチッ
プの内部端子に対応したパターンニングされている。な
お、このセラミック基体1は表面にメタライズ対応する
メタライズ層21.22を形成した二枚のセラミック基
板と、メタライズ層を形成していないセラミック板を積
層焼結して製造したものである。
上記セラミック基体1の凹部底面には、前記メタライズ
W421上にCODセンサチップ3がダイボンデインク
されている。該CODセンサチップ3の各内部端子は、
ボンディングワイヤ4・・・を介して夫々対応する前記
テラス面のメタライズ122・・・に接続されている。
また、メタライズ層22・・・はセラミック基体1の外
側面に露出しており、該露出面に接続されたリードビン
5・・・がセラミック基体1の外側面に固着されている
。更に、CODセンサチップ3が収容されたセラミック
基体1の凹部開孔端面には低融点ガラスまたは樹脂等の
接着剤6を介して透明なガラス板7が固着されており、
凹部内に収容されたCCDサンサチツプ3を封止してい
る。但し、凹部の中は中空のままである。
上記の構造からなるCCDセンサ装置は、ガラス板6を
透過してくる光をCODセンサチップ3が検知し、それ
による信号をリードビン5・・・を介して出力すること
によりセンサ装置として機能するものである。
(背景技術の問題点) 上記のようにセラミック外囲器を用いてアセンブリーさ
れた従来の半導体光センサ装置は、半導体光センサチッ
プを収容した外囲器の内部が中空状態のままである。こ
のためチップを封止するガス状態によってはチップ表面
に劣化を生じ、特性が低下することから不活性ガスを用
いる必要があり、また不活性ガスを用いたとしても湿度
条件を精密に制御しないと特性の低下を回避できない問
題があった。
更に、従来のセラミック外囲器に用いるセラミック基体
1は、複数枚のセラミック基板(メタライズ!2z 、
22は予め形成しておく)を積層焼結するといった多く
の製造工程を経て製造されるから高価なものにならざる
を得ず、パッケージコストが高いという問題があった。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、安定した封
止状態により特性の劣化を防止できる半導体光センサ装
置を提供するものである。
〔発明の概要〕
本発明による半導体光センサ装置は、絶縁材料からなり
且つ上部が解放された絶縁筺体と、該絶縁筺体の内部か
ら外部に貫通して設けられた配線パターンと、前記絶縁
筺体の内部底面にダイボンディングされた半導体光セン
サチップと、該半導体光センサチップ表面の内部端子を
前記配線パターンに接続するボンディングワイヤと、前
記絶縁筺体の内部に充填されて前記半導体光センサチッ
プを封止すると共に、絶縁枠の頂面をも覆って形成され
た透明樹脂層と、該透明樹脂層を介して前記絶縁筺体の
頂面に固着され、絶縁筺体の解放部を閉鎖する透明ガラ
ス板とを具備したことを特徴とするものである。
上記の構成から明らかなように、本発明の半導体光セン
サ装置ではチップが透明樹脂層で完全に封止されている
ため、従来のように外囲器内部のガス状態によってチッ
プ表面が劣化するのを防止できる。従って、信頼性の高
い安定した特性が得られる。
〔発明の実施例〕
第1図は本発明の一実施例になるCCDセンサ装置を示
す断面図である。同図において、11は単層のセラミッ
ク基板である。該セラミック基板11の表面には金属配
線パターン12・・・が形成され、これら配線パターン
の一端部(ボンディング端)はCODセンサチップのマ
ウント位置近傍に配置されている。そして、配線パター
ン12・・・のボンディング端に囲まれたセラミック基
板11の表面領域には、CODセンサチップ13がダイ
ボンディングされている。該CODセンサチップ13表
面にの内部端子(ポンディングパッド)は、ボンディン
グワイヤ14・・・を介して夫々対応する    ′配
線パターン12・・・のボンディング端に接続されてい
る。他方、15はセラミックでできた筒状の絶縁枠で、
前記ボンディング端の外側を取囲んで設けられ、且つ低
融点ガラス層16により絶縁基板11上に接着固定され
ている。更に、この絶縁枠15で囲まれた空間にはエポ
キシ樹脂等の透明樹脂17が充填され、CODセンサチ
ップ13およびボンディングワイヤ14は該透明樹脂1
7で完全に封止されている。また、この透明樹脂は絶縁
枠15の頂面を覆って設けられ、その上には透明なガラ
ス板18が固着されている。
なお、前記絶縁枠の外側に延出した配線パターン12・
・・の端部は、セラミック基板11を貫通して設けられ
たスルホール19・・・を介してセラミック基板11の
裏面に取出され、端子20・・・が形成されている。従
って、このCCDセンサ装置をプリント配線基板に実装
する際には、端子19・・・を配線基板上の端子に半田
付けしてもよく、またスルホール18・・・にリードビ
ンを挿着すれば配線基板に設けたソケットに挿入して実
装することもできる。
上記実施例のCCDセンサ装置では絶縁枠15の中の空
間が透明樹脂層17で完全に満たされ、CODセンサチ
ップ13は透明樹脂層17で完全に封止されている。従
って、従来のように封止のガス状態がチップに影響する
ことはなく、安定した特性を維持することができる。同
時に、透明樹脂17はガラス板18を固着するための接
着剤としても作用し、ガラス板18は樹脂層17の上に
直接設置して固着できる利点が得られる。
また、上記実施例では第2図の従来の装置のように高価
な積層焼結によるセラミック基体を用いず、単層のセラ
ミック基板11と絶縁枠15を用いてパッケージングを
行っているから、パッケージコストを従来よりも大幅に
低減することができる。
更に、上記実施例のCCDセンサ装置では、その製造に
際して絶縁枠15が存在しない状態でワイヤボンディン
グを行うことができるため作業性が良好となり、生産性
を向上することができる。
なお、上記実施例におけるセラミック基板11の代りに
、例えばガラスエポキシ基板や紙エポキシ基板等のより
安価な絶縁材料を用いることにより、コストを更に低減
することができる。絶縁枠15についても同様である。
また、本発明の適用範囲は上記実施例に限定されるもの
ではなく、例えば第2図の従来のセラミック外囲器を用
いた場合にも同様に適用することが可能である。
〔発明の効果〕
以上詳述したように、本発明による半導体光センサ装置
は安定した封止状態により特性の劣化を防止し、高い信
頼性が得られる等、顕著な効果を奏するものである。
【図面の簡単な説明】
第1図は本発明の−・実施例になるCCDセンサ装置を
示す断面図、第2図は従来のセラミック外囲器によるC
CDセンサ装置を示す断面図である。 11・・・単層セラミック基板、12・・・金属配線パ
ターン、13・・・CODセンサチップ、14・・・ボ
ンディングワイヤ、15・・・絶縁枠、16・・・低融
点ガラス層、17・・・透明ガラス板、18・・・透明
樹脂層、19・・・スルホール、20・・・端子。 出願人代理人 弁理士 鈴江武彦 第1図 1日

Claims (1)

    【特許請求の範囲】
  1.  絶縁材料からなり且つ上部が解放された絶縁筺体と、
    該絶縁筺体の内部から外部に貫通して設けられた配線パ
    ターンと、前記絶縁筺体の内部底面にダイボンディング
    された半導体光センサチップと、該半導体光センサチッ
    プ表面の内部端子を前記配線パターンに接続するボンデ
    ィングワイヤと、前記絶縁筺体の内部に充填されて前記
    半導体光センサチップを封止すると共に、絶縁枠の頂面
    をも覆って形成された透明樹脂層と、該透明樹脂層を介
    して前記絶縁筺体の頂面に固着され、絶縁筺体の解放部
    を閉鎖する透明ガラス板とを具備したことを特徴とする
    半導体光センサ装置。
JP60056511A 1985-03-20 1985-03-20 半導体光センサ装置 Pending JPS61214566A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60056511A JPS61214566A (ja) 1985-03-20 1985-03-20 半導体光センサ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60056511A JPS61214566A (ja) 1985-03-20 1985-03-20 半導体光センサ装置

Publications (1)

Publication Number Publication Date
JPS61214566A true JPS61214566A (ja) 1986-09-24

Family

ID=13029148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60056511A Pending JPS61214566A (ja) 1985-03-20 1985-03-20 半導体光センサ装置

Country Status (1)

Country Link
JP (1) JPS61214566A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256667A (ja) * 1985-05-09 1986-11-14 Matsushita Electric Ind Co Ltd 密着型イメ−ジセンサ
US6583433B2 (en) 2000-10-27 2003-06-24 Fuji Electric Co., Ltd. Range finder structure allowing easier filling of the transparent filler
US6627872B1 (en) 1998-12-09 2003-09-30 Fuji Electric Co., Ltd. Semiconductor optical sensing apparatus with reliable focusing means and casing structure
US6906316B2 (en) 2000-10-27 2005-06-14 Fuji Electric Co., Ltd. Semiconductor device module
WO2005064626A3 (de) * 2003-12-30 2005-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches modul und verfahren zu dessen herstellung
WO2010140545A1 (ja) * 2009-06-01 2010-12-09 アルプス電気株式会社 湿度検出センサパッケージ及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256667A (ja) * 1985-05-09 1986-11-14 Matsushita Electric Ind Co Ltd 密着型イメ−ジセンサ
US6627872B1 (en) 1998-12-09 2003-09-30 Fuji Electric Co., Ltd. Semiconductor optical sensing apparatus with reliable focusing means and casing structure
US6583433B2 (en) 2000-10-27 2003-06-24 Fuji Electric Co., Ltd. Range finder structure allowing easier filling of the transparent filler
US6906316B2 (en) 2000-10-27 2005-06-14 Fuji Electric Co., Ltd. Semiconductor device module
WO2005064626A3 (de) * 2003-12-30 2005-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches modul und verfahren zu dessen herstellung
US8044474B2 (en) 2003-12-30 2011-10-25 Osram Opto Semiconductors Gmbh Optoelectronic module, and method for the production thereof
WO2010140545A1 (ja) * 2009-06-01 2010-12-09 アルプス電気株式会社 湿度検出センサパッケージ及びその製造方法
JP5269990B2 (ja) * 2009-06-01 2013-08-21 アルプス電気株式会社 湿度検出センサパッケージの製造方法

Similar Documents

Publication Publication Date Title
US4423468A (en) Dual electronic component assembly
US20050189635A1 (en) Packaged acoustic and electromagnetic transducer chips
TW521555B (en) Electronic device sealing electronic element therein and manufacturing method thereof, and printed wiring board suitable for such electronic device
CN209128031U (zh) 微电子设备
CN111115552A (zh) 一种mems传感器混合集成封装结构及封装方法
JPS61214566A (ja) 半導体光センサ装置
US5963782A (en) Semiconductor component and method of manufacture
JPH0730059A (ja) マルチチップモジュール
JPS61214565A (ja) 半導体光センサ装置
EP0275122B1 (en) Chip package transmissive to ultraviolet light
JP3193780B2 (ja) 反射型光結合装置の製造方法
JP2006261560A (ja) 半導体パッケージ
GB2046024A (en) Circuit assembly
JPH04130670A (ja) 静電容量型圧力センサ
JP3317010B2 (ja) 電子装置
JPH01213018A (ja) 弾性表面波ディバイスの構造
JPH07326779A (ja) センサーモジュール
JPH06216492A (ja) 電子装置
JPS58105546A (ja) 半導体パツケ−ジング方法
JPH05183066A (ja) 面実装用電子機能回路装置
JP2514094Y2 (ja) 半導体素子収納用パッケ―ジ
JP2728585B2 (ja) 半導体素子収納用パッケージ
JP4873980B2 (ja) 気密パッケージ
JPH0541570A (ja) 電子回路部品実装用パツケージ
JPH0710495Y2 (ja) 半導体装置