JPS61208843A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS61208843A JPS61208843A JP5091085A JP5091085A JPS61208843A JP S61208843 A JPS61208843 A JP S61208843A JP 5091085 A JP5091085 A JP 5091085A JP 5091085 A JP5091085 A JP 5091085A JP S61208843 A JPS61208843 A JP S61208843A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- groove
- grooves
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置の製造方法に関し、特に溝
を用いた素子分離構造を有する半導体集積回路装置の製
造方法に関する。
を用いた素子分離構造を有する半導体集積回路装置の製
造方法に関する。
半導体集積回路装置の高集積化においては、素子間分離
領域の幅を狭く形成することが必要であり、また素子の
微細化において問題となる狭チャネル効果を抑制する仁
とが重要である。上記の問題を解決し得る方法として、
半導体基板表面から内部に向って溝部を形成し、前記溝
部を絶縁膜等で充填して素子間分離を行なう、いわゆる
溝分離構造が提唱されている。
領域の幅を狭く形成することが必要であり、また素子の
微細化において問題となる狭チャネル効果を抑制する仁
とが重要である。上記の問題を解決し得る方法として、
半導体基板表面から内部に向って溝部を形成し、前記溝
部を絶縁膜等で充填して素子間分離を行なう、いわゆる
溝分離構造が提唱されている。
従来、上記溝分離構造を形成する方法として、例えは、
第２図（ａｔ Ｋ示すように、半導体基板２１の表面お
よび前記基板表面から内部に向って形成された溝部の上
に化学気相成長法によってシリコン酸化膜２２を堆積す
る。次に第２図（ｂ）に示すよう罠前記シリコン酸化膜
２２をエッチバックして、前記溝部以外の基板表面（素
子形成領域）２３を勝山させて溝分離構造を完成させる
方法がある。
第２図（ａｔ Ｋ示すように、半導体基板２１の表面お
よび前記基板表面から内部に向って形成された溝部の上
に化学気相成長法によってシリコン酸化膜２２を堆積す
る。次に第２図（ｂ）に示すよう罠前記シリコン酸化膜
２２をエッチバックして、前記溝部以外の基板表面（素
子形成領域）２３を勝山させて溝分離構造を完成させる
方法がある。
しかしながら、上記従来技術においては、前記シリコン
酸化膜２２の表面を平担化させるために前記シリコン酸
化膜の膜厚は大きくする必要があるため、前記クリコン
酸化膜２２の堆積に多大な時間を要し、且つ、前記エッ
チバックに多大な時間を要するという欠点かあった。ま
たエッチバックに多大の時間を賛するため、エッチバッ
クの再現性および均一性が悪くなシ、第２図（ｂｌ Ｋ
示すように適正にエッチバックされた溝部２４と過度に
エッチバックされた溝部２５とが形成される。前記の過
度にエッチバックされた溝部２５は急峻な段差を有する
ため、次工程以降の加工を困難にし、半導体集積回路装
置の製造歩留りの低下、信頼性の低下を招くという問題
があった。
酸化膜２２の表面を平担化させるために前記シリコン酸
化膜の膜厚は大きくする必要があるため、前記クリコン
酸化膜２２の堆積に多大な時間を要し、且つ、前記エッ
チバックに多大な時間を要するという欠点かあった。ま
たエッチバックに多大の時間を賛するため、エッチバッ
クの再現性および均一性が悪くなシ、第２図（ｂｌ Ｋ
示すように適正にエッチバックされた溝部２４と過度に
エッチバックされた溝部２５とが形成される。前記の過
度にエッチバックされた溝部２５は急峻な段差を有する
ため、次工程以降の加工を困難にし、半導体集積回路装
置の製造歩留りの低下、信頼性の低下を招くという問題
があった。
本発明の目的は、前記従来技術の問題点を解決するもの
であり、特に１溝部充填工程に（いて、工程時間の短縮
と、再現性および均一性の向上が可能な半導体集積回路
装置の製造方法を提供するものである。
であり、特に１溝部充填工程に（いて、工程時間の短縮
と、再現性および均一性の向上が可能な半導体集積回路
装置の製造方法を提供するものである。
本発明による半導体集積回路装置の製造方法は以下の工
程から構成される。すなわち、半導体基板表面から内部
に向って溝を形成する工程、前記溝を含む半導体基板表
面に化学気相成長法によって第１のシリコン酸化膜を堆
積し少なくとも前記溝部を充填する工程、前記溝部以外
の前記第１のシリコン酸化膜をエツチング除去する工程
、シリコン化合物を主成分とする溶液を塗布し熱処理を
行なって第２のシリコン酸化膜を形成する工程、前記溝
部以外の前記第２のクリコン酸化膜をエツチング除去す
ることによシ前記溝部に絶縁膜を充填する工程とから構
成される。
程から構成される。すなわち、半導体基板表面から内部
に向って溝を形成する工程、前記溝を含む半導体基板表
面に化学気相成長法によって第１のシリコン酸化膜を堆
積し少なくとも前記溝部を充填する工程、前記溝部以外
の前記第１のシリコン酸化膜をエツチング除去する工程
、シリコン化合物を主成分とする溶液を塗布し熱処理を
行なって第２のシリコン酸化膜を形成する工程、前記溝
部以外の前記第２のクリコン酸化膜をエツチング除去す
ることによシ前記溝部に絶縁膜を充填する工程とから構
成される。
本発明の実施例をＭＯ８型半導体集積回路に適用した場
合について第１図（ａｌ〜（ｄｉに示した工程順の断面
図を参照して以下に詳述する。
合について第１図（ａｌ〜（ｄｉに示した工程順の断面
図を参照して以下に詳述する。
まず謳１図（ａｌに示すように１溝部の形成された半導
体基板１１の上に化学気相成長法によシ第１のシリコン
酸化膜１２を堆積する。前記化学気相成長膜はステップ
カバレッジが良好なシリコン酸化膜を用いるのが好まし
い。例えばジクロルシラン（Ｓ ｉＨ＊ Ｃ１ｘ ）と
亜酸化窒素（ＮｔＯ）を用いて減圧気相成長法によって
形成する。成長膜厚は溝部を充填するのに必要な膜厚で
あシ、溝部の幅が２μｍの場合は、クリコン酸化膜を平
担部で２μｍ成長させる。この場合は溝部は完全に埋ま
シ且つシリコン酸化膜表面はほぼ平担になる。
体基板１１の上に化学気相成長法によシ第１のシリコン
酸化膜１２を堆積する。前記化学気相成長膜はステップ
カバレッジが良好なシリコン酸化膜を用いるのが好まし
い。例えばジクロルシラン（Ｓ ｉＨ＊ Ｃ１ｘ ）と
亜酸化窒素（ＮｔＯ）を用いて減圧気相成長法によって
形成する。成長膜厚は溝部を充填するのに必要な膜厚で
あシ、溝部の幅が２μｍの場合は、クリコン酸化膜を平
担部で２μｍ成長させる。この場合は溝部は完全に埋ま
シ且つシリコン酸化膜表面はほぼ平担になる。
次に第１図（ｂ）に示すように従来知られているドライ
エツチングまたはウェットエツチングまたはその両方を
用いて、前記溝部以外の基板表面（素子形成領域）１３
が無量されるまで、前記第１のクリコン酸化膜をエッチ
バックする。前記エッチバックにおいて、均一性が多少
悪くても以後の工程には問題はない。第１図（ｂ）は前
記エッチバックが多少不均一である場合であシ、溝部１
４はエッチバック量が適正であった部分、溝部１５はエ
ッチバック量が過度の部分を示している。
エツチングまたはウェットエツチングまたはその両方を
用いて、前記溝部以外の基板表面（素子形成領域）１３
が無量されるまで、前記第１のクリコン酸化膜をエッチ
バックする。前記エッチバックにおいて、均一性が多少
悪くても以後の工程には問題はない。第１図（ｂ）は前
記エッチバックが多少不均一である場合であシ、溝部１
４はエッチバック量が適正であった部分、溝部１５はエ
ッチバック量が過度の部分を示している。
続いて第１図（Ｃ）に示すように、シリコン化合物を主
成分とするシラノール（８ｉ （ＯＨ）４ ）のアルコ
ール溶液を、例えば平担部分で１００ＯＡ程度となるよ
うに１スピンオン塗布して熱処理を行なう。
成分とするシラノール（８ｉ （ＯＨ）４ ）のアルコ
ール溶液を、例えば平担部分で１００ＯＡ程度となるよ
うに１スピンオン塗布して熱処理を行なう。
溶液を用いるので界面張力によって溝部の深さに応じた
膜厚のクリコン酸化膜か形成される。深い溝部において
は５００ＯＡ程度までシリコン酸化膜か形成される。こ
のためエッチバック量が過度であった溝部１５の部分は
、エッチバック量が適正であった溝部１４よシも膜厚が
厚い第２のシリコン酸化膜１６が形成され、また、前記
溝部以外の基板表面（素子形成領域）１３上には薄い前
記第２のシリコン酸化膜しか形成されない。従って前記
第２のシリコン酸化膜表面は平担になる。
膜厚のクリコン酸化膜か形成される。深い溝部において
は５００ＯＡ程度までシリコン酸化膜か形成される。こ
のためエッチバック量が過度であった溝部１５の部分は
、エッチバック量が適正であった溝部１４よシも膜厚が
厚い第２のシリコン酸化膜１６が形成され、また、前記
溝部以外の基板表面（素子形成領域）１３上には薄い前
記第２のシリコン酸化膜しか形成されない。従って前記
第２のシリコン酸化膜表面は平担になる。
次に第１図（ｄ）に示すように、前記溝部以外の基板表
面（素子形成領域）１３が無量されるまで、前記第２の
シリコン酸化膜をウェットエツチングによシエッテバッ
クする。前記エッチバックに要する時間は、前記翼部以
外の基板表面（素子形成領域）１３上の薄いクリコン酸
化膜を除去するに足る時間であるので短時間であり、且
つ、その結果均一性および再現性にも優れ、前記第２の
シリコン酸化膜１６の表面平担性を損なうことが無い。
面（素子形成領域）１３が無量されるまで、前記第２の
シリコン酸化膜をウェットエツチングによシエッテバッ
クする。前記エッチバックに要する時間は、前記翼部以
外の基板表面（素子形成領域）１３上の薄いクリコン酸
化膜を除去するに足る時間であるので短時間であり、且
つ、その結果均一性および再現性にも優れ、前記第２の
シリコン酸化膜１６の表面平担性を損なうことが無い。
以下通常の素子形成工程を経て、′ＭＯ８型半導体集積
回路装置が完成する。なお本発明の実施例において、前
記第１のシリコン酸化膜および第２のシリコン酸化膜は
、前記基板表面（素子形成領域）１３が無比されるまで
エッチバックを行なったが、必袂に応じて一部分を残し
ても良い。また、本発明では第１及び第２のシリコン酸
化膜としてドープされていないシリコン酸化膜を用いた
が、リンやポロンなどをドープしたシリコン酸化膜を用
いても良い。
回路装置が完成する。なお本発明の実施例において、前
記第１のシリコン酸化膜および第２のシリコン酸化膜は
、前記基板表面（素子形成領域）１３が無比されるまで
エッチバックを行なったが、必袂に応じて一部分を残し
ても良い。また、本発明では第１及び第２のシリコン酸
化膜としてドープされていないシリコン酸化膜を用いた
が、リンやポロンなどをドープしたシリコン酸化膜を用
いても良い。
以上詳述したように本発明は、シリコン化合物を主成分
とする溶液の表面張力を利用して平担化を実現するの１
、化学気相成長法で堆積する第１のシリコン酸化膜は従
来法よシもはるかに薄い膜厚で十分であるから、堆積時
間並ひにエッチバック時間が大幅に短縮できる。
とする溶液の表面張力を利用して平担化を実現するの１
、化学気相成長法で堆積する第１のシリコン酸化膜は従
来法よシもはるかに薄い膜厚で十分であるから、堆積時
間並ひにエッチバック時間が大幅に短縮できる。
また前記第１のシリコン酸化膜のエッチバック量が半導
体基板面内で不均一であってもその上に塗布する溶液の
表面張力によって半導体基板表面は平担化できるので、
前工程で過度にエッチバックされた溝部が急峻な段差を
有することもないから半導体集積回路装置の製造歩留り
が向上し、また信頼性が高まる。
体基板面内で不均一であってもその上に塗布する溶液の
表面張力によって半導体基板表面は平担化できるので、
前工程で過度にエッチバックされた溝部が急峻な段差を
有することもないから半導体集積回路装置の製造歩留り
が向上し、また信頼性が高まる。
以上述べたように本発明によれは、溝分離構造を従来法
に比較してよシ短時間でしかもより再現性よく形成でき
かつまた信頼性の高い半導体集積回路装置が製造可能と
なる。
に比較してよシ短時間でしかもより再現性よく形成でき
かつまた信頼性の高い半導体集積回路装置が製造可能と
なる。
第１図（ａ）〜（ｄ）は本発明の実施例を示す断面図、
第２図（ａ）〜（ｂｌは従来技術の例を示す断面図であ
る。 １１．２１・・・・・・半導体基板、１２，１６．２２
・・・・・・シリコン酸化膜、１３．２３・・・・・・
素子形成領域、１４．２４・・・・・・エッチバックが
適正な溝部、１５゜２５・・・・・・エッチバックが過
度な溝部。 第 ２Ｉ！ｒ
第２図（ａ）〜（ｂｌは従来技術の例を示す断面図であ
る。 １１．２１・・・・・・半導体基板、１２，１６．２２
・・・・・・シリコン酸化膜、１３．２３・・・・・・
素子形成領域、１４．２４・・・・・・エッチバックが
適正な溝部、１５゜２５・・・・・・エッチバックが過
度な溝部。 第 ２Ｉ！ｒ
Claims (1)
- 半導体基板表面から内部に向って溝を形成する工程と、
前記溝を含む半導体基板表面に化学気相成長法による第
１のシリコン酸化膜を堆積し少なくとも前記溝部を充填
する工程と、前記溝部以外の前記第１のシリコン酸化膜
をエッチング除去する工程と、シリコン化合物を主成分
とする溶液を塗布し熱処理を行なって第２のシリコン酸
化膜を形成する工程と、前記溝部以外の前記第２のシリ
コン酸化膜をエッチング除去することにより前記溝部に
絶縁膜を充填する工程とを含むこと特徴とする半導体集
積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5091085A JPS61208843A (ja) | 1985-03-14 | 1985-03-14 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5091085A JPS61208843A (ja) | 1985-03-14 | 1985-03-14 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61208843A true JPS61208843A (ja) | 1986-09-17 |
Family
ID=12871932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5091085A Pending JPS61208843A (ja) | 1985-03-14 | 1985-03-14 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208843A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04206640A (ja) * | 1990-11-30 | 1992-07-28 | Mitsuba Electric Mfg Co Ltd | メサ型半導体素子の形成方法 |
| US6872631B2 (en) | 2000-09-21 | 2005-03-29 | Nec Electronics Corporation | Method of forming a trench isolation |
-
1985
- 1985-03-14 JP JP5091085A patent/JPS61208843A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04206640A (ja) * | 1990-11-30 | 1992-07-28 | Mitsuba Electric Mfg Co Ltd | メサ型半導体素子の形成方法 |
| US6872631B2 (en) | 2000-09-21 | 2005-03-29 | Nec Electronics Corporation | Method of forming a trench isolation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100213196B1 (ko) | 트렌치 소자분리 | |
| JP2001160589A (ja) | トレンチ素子分離構造とこれを有する半導体素子及びトレンチ素子分離方法 | |
| JPH0661342A (ja) | トレンチ素子分離膜製造方法 | |
| US5453395A (en) | Isolation technology using liquid phase deposition | |
| US5424240A (en) | Method for the formation of field oxide film in semiconductor device | |
| KR100234416B1 (ko) | 반도체장치의 소자분리방법 | |
| KR960014452B1 (ko) | 반도체 소자분리 방법 | |
| JPH0799195A (ja) | 半導体装置の製造方法 | |
| JPS61208843A (ja) | 半導体集積回路装置の製造方法 | |
| JP2000164690A (ja) | 半導体装置の製造方法 | |
| JP2955838B2 (ja) | 半導体装置の製造方法 | |
| JPS6038831A (ja) | 半導体装置およびその製造方法 | |
| JPH07231036A (ja) | 半導体基板の製造方法 | |
| KR0150998B1 (ko) | 이중 스토퍼를 이용한 소이 웨이퍼 제조방법 | |
| JPS5882532A (ja) | 素子分離方法 | |
| JP3071268B2 (ja) | 半導体装置の製造方法 | |
| JPS6130046A (ja) | 半導体集積回路装置の製造方法 | |
| KR100361763B1 (ko) | 반도체소자의소자분리막제조방법 | |
| JPH0481329B2 (ja) | ||
| JPH05235157A (ja) | 半導体装置の製造方法 | |
| JP2661357B2 (ja) | 半導体装置の製造方法 | |
| KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH02159050A (ja) | 半導体装置の製造方法 | |
| JPS6180833A (ja) | 半導体装置の製造方法 | |
| JPH05114696A (ja) | 半導体装置の製造方法 |