JPS61208303A - デジタル変調波形発生器 - Google Patents
デジタル変調波形発生器Info
- Publication number
- JPS61208303A JPS61208303A JP61050238A JP5023886A JPS61208303A JP S61208303 A JPS61208303 A JP S61208303A JP 61050238 A JP61050238 A JP 61050238A JP 5023886 A JP5023886 A JP 5023886A JP S61208303 A JPS61208303 A JP S61208303A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- frequency
- data
- ram
- modulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、波形発生器、特に、位相角変調された波形を
発生する位相角変調波形発生器に関する。
発生する位相角変調波形発生器に関する。
従来の波形発生器を構成するデジタル波形シンセサイザ
は、所望波形に対応する一連のデジタルデータを発生す
る。このデータはデジタル−アナログ変換器（ＤＡＣ）
に入力され、ＤＡＣはその入力されたデジタルデータの
大きさに応じて電圧の太きさが変化する合成アナログ波
形を出力する。このような波形シンセサイザは、通常、
オフセットレジスタ、アキュムレータ、及びランダムア
クセスメモＩＪ （ＲＡＭ）を有する。このＲＡＭには
、選択した波形の一周期分のデータがＲＡＭの全記憶位
置を占めるよう記憶される。選択したインクリメントス
テップでＲＡＭアドレスを順次更新していくと、ＲＡＭ
の出力端子に現われるデータは所望の合成アナログ波形
に比例して変化する。出力波形変化の周波数は、アドレ
スステップ量及びアドレス更新レート（即ち、システム
クロック周波数）Ｋ比例し、ＲＡＭの長さに反比例する
。アドレスステップ量はオフセットレジスタに記憶され
、アキュムレータで加算蓄積されて、順次増加するＲＡ
Ｍアドレスを発生する。
は、所望波形に対応する一連のデジタルデータを発生す
る。このデータはデジタル−アナログ変換器（ＤＡＣ）
に入力され、ＤＡＣはその入力されたデジタルデータの
大きさに応じて電圧の太きさが変化する合成アナログ波
形を出力する。このような波形シンセサイザは、通常、
オフセットレジスタ、アキュムレータ、及びランダムア
クセスメモＩＪ （ＲＡＭ）を有する。このＲＡＭには
、選択した波形の一周期分のデータがＲＡＭの全記憶位
置を占めるよう記憶される。選択したインクリメントス
テップでＲＡＭアドレスを順次更新していくと、ＲＡＭ
の出力端子に現われるデータは所望の合成アナログ波形
に比例して変化する。出力波形変化の周波数は、アドレ
スステップ量及びアドレス更新レート（即ち、システム
クロック周波数）Ｋ比例し、ＲＡＭの長さに反比例する
。アドレスステップ量はオフセットレジスタに記憶され
、アキュムレータで加算蓄積されて、順次増加するＲＡ
Ｍアドレスを発生する。
従来のデジタル波形シンセサイザは、単一の周波数で発
振する波形をデジタル的に合成するのに 。
振する波形をデジタル的に合成するのに 。
は適しているが、位相角変調（例えば、位相変調あるい
は周波数変調）された波形の合成には適していない。位
相、周波数変調された波形は、２つの別個の周波数、即
ち搬送波の高周波数と変調波の低周波数の両方に従って
発振する。位相変調あるいは周波数変調された波形を発
生するには、まず２つのデジタル波形シンセサイデ及び
夫々に対応するＤＡＣを用いて、一方で搬送周波数の波
形を合成し、他方で変調周波数の波形を合成し、更にこ
の２つの合成アナログ波形を従来のアナログ位相（また
は周波数）変調回路に入力すればよい。
は周波数変調）された波形の合成には適していない。位
相、周波数変調された波形は、２つの別個の周波数、即
ち搬送波の高周波数と変調波の低周波数の両方に従って
発振する。位相変調あるいは周波数変調された波形を発
生するには、まず２つのデジタル波形シンセサイデ及び
夫々に対応するＤＡＣを用いて、一方で搬送周波数の波
形を合成し、他方で変調周波数の波形を合成し、更にこ
の２つの合成アナログ波形を従来のアナログ位相（また
は周波数）変調回路に入力すればよい。
しかしながら、このような方法では２つのＤＡＣ及び従
来のアナログ変調回路を必要とする。余分のＤＡＣ及び
アナログ変調回路はコスト増を招くのみならず、電子機
器シャーシ内の比較的広い空間を占領する可能性がある
。周波数（または位相）変調された波形を表わすデータ
が、それと等価なアナログ波形を発生するための単一の
ＤＡＣを要するのみでアナログ変調回路は必要とするこ
となくデジタル手段のみによって合成できれば有益であ
る。
来のアナログ変調回路を必要とする。余分のＤＡＣ及び
アナログ変調回路はコスト増を招くのみならず、電子機
器シャーシ内の比較的広い空間を占領する可能性がある
。周波数（または位相）変調された波形を表わすデータ
が、それと等価なアナログ波形を発生するための単一の
ＤＡＣを要するのみでアナログ変調回路は必要とするこ
となくデジタル手段のみによって合成できれば有益であ
る。
したがって、本発明の目的は、搬送波及び変調波の位相
及び周波数定数、及び搬送波及び変調波の型をすべて入
力デノタルデータで制御し得る位相角変調波形発生器を
提供することである。
及び周波数定数、及び搬送波及び変調波の型をすべて入
力デノタルデータで制御し得る位相角変調波形発生器を
提供することである。
本発明の他の目的は、位相角変調が選択的に位相変調ま
たは周波数変調である位相角変調波形発生器を提供する
ことである。
たは周波数変調である位相角変調波形発生器を提供する
ことである。
本発明による位相角変調波形発生器は、入力変調波周波
数パラメータで制御される周波数を有する変調波を構成
する数値列を発生する第１手段α→と、この第１手段α
ｅの出力を受けその関数を発生する第２手段（イ）と、
この第２手段（イ）の出力及び搬送波周波数／’Ｐラメ
ータの和で制御され、上記変調波で変調された搬送波信
号を出力する第３手段−とを具えるように構成している
。
数パラメータで制御される周波数を有する変調波を構成
する数値列を発生する第１手段α→と、この第１手段α
ｅの出力を受けその関数を発生する第２手段（イ）と、
この第２手段（イ）の出力及び搬送波周波数／’Ｐラメ
ータの和で制御され、上記変調波で変調された搬送波信
号を出力する第３手段−とを具えるように構成している
。
本発明では、第１及び第２デジタル波形シンセサイデを
変調制御回路で相互接続する。第１波形シンセサイデは
、第１オフセツトレジスタ、第１アキユムレータ、第１
ＲＡＭを有し、第２波形シンセサイデは、第２オフセ
ツトレジスタ、第２アキ５ ムＬ／−タ、第２ＲＡＭを
有ｆる。各アキュムレータの記憶データは対応するＲＡ
Ｍのアドレス指定に用いる。第１及び第２ ＲＡＭには
夫々選択した変調波及び搬送波の１周期分のデータを書
込む。第１オフセツトレゾスタに記憶した変調波周波数
パラメータは第１アキユムレータの入力端に印加し、第
１アキユムレータはシステムクロックパルスを受ける度
に、このパラメータを現在の内容に加算していく。これ
によって、第１ ＲＡＭの現在のアドレスは選択した変
調波周波数パラメータの大きさずつ増加し、第１ ＲＡ
Ｍの出力はクロックパルス数及び変調波周波数パラメー
タの関数として変化する。
変調制御回路で相互接続する。第１波形シンセサイデは
、第１オフセツトレジスタ、第１アキユムレータ、第１
ＲＡＭを有し、第２波形シンセサイデは、第２オフセ
ツトレジスタ、第２アキ５ ムＬ／−タ、第２ＲＡＭを
有ｆる。各アキュムレータの記憶データは対応するＲＡ
Ｍのアドレス指定に用いる。第１及び第２ ＲＡＭには
夫々選択した変調波及び搬送波の１周期分のデータを書
込む。第１オフセツトレゾスタに記憶した変調波周波数
パラメータは第１アキユムレータの入力端に印加し、第
１アキユムレータはシステムクロックパルスを受ける度
に、このパラメータを現在の内容に加算していく。これ
によって、第１ ＲＡＭの現在のアドレスは選択した変
調波周波数パラメータの大きさずつ増加し、第１ ＲＡ
Ｍの出力はクロックパルス数及び変調波周波数パラメー
タの関数として変化する。
この第１デジタル波形シンセサイデの時間変化出力は変
調制御回路に入力される。周期的入力の選択した伝達関
数である変調制御回路の出力は第２オフセツトレゾスタ
に記憶した搬送波周波数パラメータに加算されその結果
は第２アキユムレータの入力端に印加される。第２アキ
ユムレータノ記憶値は、第２アキユムレータがシステム
クロックツ９ルスを受ける度に、この時間変化する加算
結果だけインクリメントされる。第２アキユムレータの
記憶値は第２ ＲＡＭのアドレスを指定する。第２ Ｒ
ＡＭのデータ出力は変調波周波数ノ９２メータに従って
位相角変調された、現在の搬送波周波数・母うメータの
周期的関数となる。
調制御回路に入力される。周期的入力の選択した伝達関
数である変調制御回路の出力は第２オフセツトレゾスタ
に記憶した搬送波周波数パラメータに加算されその結果
は第２アキユムレータの入力端に印加される。第２アキ
ユムレータノ記憶値は、第２アキユムレータがシステム
クロックツ９ルスを受ける度に、この時間変化する加算
結果だけインクリメントされる。第２アキユムレータの
記憶値は第２ ＲＡＭのアドレスを指定する。第２ Ｒ
ＡＭのデータ出力は変調波周波数ノ９２メータに従って
位相角変調された、現在の搬送波周波数・母うメータの
周期的関数となる。
変調制御回路に関連した上記伝達関数は、任意時点の変
調制御回路の出力が直前の２クロツクによる第１波形シ
ンセサイデの２出力の和に比例するよう選択できる。こ
れにより、第２デジタル波形シンセサイザのデータ出力
の大きさが、搬送波周波数パラメータに比例した搬送波
周波数で発振し、且つ変調波周波数パラメータに比例し
て周波数変調される。
調制御回路の出力が直前の２クロツクによる第１波形シ
ンセサイデの２出力の和に比例するよう選択できる。こ
れにより、第２デジタル波形シンセサイザのデータ出力
の大きさが、搬送波周波数パラメータに比例した搬送波
周波数で発振し、且つ変調波周波数パラメータに比例し
て周波数変調される。
変調制御回路に関連する伝達関数は、任意時点の変調制
御回路の出力が直前の２つのクロックによる第１デジタ
ル波形シンセサイザの２出力の差に比例するように選ぶ
こともできる。これにより、″ 第２デジタル波形シン
セサイデのデータ出力の大きさは、搬送波周波数パラメ
ータに比例した搬送波で発振し、且つ変調波周波数パラ
メータに比例して位相変調される。
御回路の出力が直前の２つのクロックによる第１デジタ
ル波形シンセサイザの２出力の差に比例するように選ぶ
こともできる。これにより、″ 第２デジタル波形シン
セサイデのデータ出力の大きさは、搬送波周波数パラメ
ータに比例した搬送波で発振し、且つ変調波周波数パラ
メータに比例して位相変調される。
第２デジタル波形シンセサイザの出力は、入力データの
大きさに応じて時間的に大きさの変化するアナログ波形
に変換された後、フィルタ回路でスムージングされる。
大きさに応じて時間的に大きさの変化するアナログ波形
に変換された後、フィルタ回路でスムージングされる。
添付図は本発明による位相角変調波形発生器へ１のブロ
ック図である。波形発生器顛は、次の如く周期的システ
ムクロック（ＣＬＫ）パルスの数ｎと共に大きさの変化
する一連のデジタルデータＶ（ｎ）を発生し、このＶ（
ｎ）データはＤＡＣα埠によシ比例した大きさのアナロ
グ量に変換された後、フィルタ回路αゆにエリスムージ
ングされる。出力端子α→に位相角変調された周期的波
形Ｖ（ｔ）が現われる。
ック図である。波形発生器顛は、次の如く周期的システ
ムクロック（ＣＬＫ）パルスの数ｎと共に大きさの変化
する一連のデジタルデータＶ（ｎ）を発生し、このＶ（
ｎ）データはＤＡＣα埠によシ比例した大きさのアナロ
グ量に変換された後、フィルタ回路αゆにエリスムージ
ングされる。出力端子α→に位相角変調された周期的波
形Ｖ（ｔ）が現われる。
位相角変調波形発生器α１は、第１デジタル波形シンセ
サイザＱ８と、第２デジタル波形シンセサイザ翰と、両
者を相互接続する変調制御回路（２）とから成る。第１
デジタル波形シンセサイザα綺は第１オフセツトレジス
タ（ハ）、第１アキユムレータ翰及び第１ ＲＡＭ（ハ
）を有する。レジスタ（ハ）には回路動作に先立ち選択
した２進変調波周波数パラメータ血を記憶する。このノ
やラメータは第１アキユムレータ（ハ）の入力端子に入
力する。第１アキユムレータ翰は、システムクロック源
（図示せず）からのクロック・母ルスＣＬＫを受ける度
に、内部に記憶された２進数をＭｍだけ増加させる。第
１アキユムレータ翰の記憶値は外部で発生゛したＲＥＳ
ＥＴパルスの印加によシ２進数のＯにリセットされ得る
。直前のＲＥＳＥＴ ノ４ルスからのＣＬＫパルスの数
をｎとすると、ｎ番目のＣＬＫ ／＃ルスを受けた後の
第１アキユムレータ翰の記憶値はｎＭｍである。第１ア
キユムレータ翰に記憶された数値は第１ＲＡＭ（至）の
アドレス入カパス■上に出力され、第ｌＲＡＭ＠が読出
しモーデにあるとき、パス（１）上の現在のアドレスに
より指定された第１ ＲＡＭ（ハ）の記憶位置にあるデ
ータが第１ ＲＡＭ（ハ）のデータ出力パス０■上に現
われる。このデータの大きさはＲＥＳＥＴ ハルス後の
ＣＬＫ ｚ＋ルスの個数の関数Ｘ （ｎ）である。
サイザＱ８と、第２デジタル波形シンセサイザ翰と、両
者を相互接続する変調制御回路（２）とから成る。第１
デジタル波形シンセサイザα綺は第１オフセツトレジス
タ（ハ）、第１アキユムレータ翰及び第１ ＲＡＭ（ハ
）を有する。レジスタ（ハ）には回路動作に先立ち選択
した２進変調波周波数パラメータ血を記憶する。このノ
やラメータは第１アキユムレータ（ハ）の入力端子に入
力する。第１アキユムレータ翰は、システムクロック源
（図示せず）からのクロック・母ルスＣＬＫを受ける度
に、内部に記憶された２進数をＭｍだけ増加させる。第
１アキユムレータ翰の記憶値は外部で発生゛したＲＥＳ
ＥＴパルスの印加によシ２進数のＯにリセットされ得る
。直前のＲＥＳＥＴ ノ４ルスからのＣＬＫパルスの数
をｎとすると、ｎ番目のＣＬＫ ／＃ルスを受けた後の
第１アキユムレータ翰の記憶値はｎＭｍである。第１ア
キユムレータ翰に記憶された数値は第１ＲＡＭ（至）の
アドレス入カパス■上に出力され、第ｌＲＡＭ＠が読出
しモーデにあるとき、パス（１）上の現在のアドレスに
より指定された第１ ＲＡＭ（ハ）の記憶位置にあるデ
ータが第１ ＲＡＭ（ハ）のデータ出力パス０■上に現
われる。このデータの大きさはＲＥＳＥＴ ハルス後の
ＣＬＫ ｚ＋ルスの個数の関数Ｘ （ｎ）である。
第１デジタル波形シンセサイデ（至）と同様の第２デジ
タル波形シンセサイデ（１）は、第２オフセツトレジス
タ（ロ）、第２アキユムレータ（ト）及び第２ ＲＡＭ
（至）を有する。第２オフセツトレゾスタ（ロ）には回
路動作に先立ち、２進数の搬送波周波数パラメータＭｅ
を記憶する。加算回路（財）によシこのＭｅと、パス−
上の変調制御回路（イ）の出力ｙ（ｎ）とを加算する。
タル波形シンセサイデ（１）は、第２オフセツトレジス
タ（ロ）、第２アキユムレータ（ト）及び第２ ＲＡＭ
（至）を有する。第２オフセツトレゾスタ（ロ）には回
路動作に先立ち、２進数の搬送波周波数パラメータＭｅ
を記憶する。加算回路（財）によシこのＭｅと、パス−
上の変調制御回路（イ）の出力ｙ（ｎ）とを加算する。
この和、即ち加算回路（財）の出力は第２アキユムレー
タ（ト）の入力端に印加する。第２アキユムレータ（至
）は、クロック・臂ルスＣＬＫを受ける度に、その内部
の２進記憶値Ａ（ｎ）を入力端にある（ Ｍｅ ＋ ｙ
（ｎ） ）だけ増加させる。第２アキユムレータ（至）
の記憶値Ａ（ｎ）はアドレスバス顛を介して第２ ＲＡ
Ｍ（ロ）に送る。第２ＲＡＭ（至）が読出しモードのと
き、その現在のアドレスＡ（ｎ）で指定される第２ＲＡ
Ｍ（２）の記憶位置にあるデータがデータ出力パス（ロ
）に、ＲＥＳＥＴ ／４’ルス後のＣＬＫ・ぐルス数の
関数ＶＣｎ）として現われる。
タ（ト）の入力端に印加する。第２アキユムレータ（至
）は、クロック・臂ルスＣＬＫを受ける度に、その内部
の２進記憶値Ａ（ｎ）を入力端にある（ Ｍｅ ＋ ｙ
（ｎ） ）だけ増加させる。第２アキユムレータ（至）
の記憶値Ａ（ｎ）はアドレスバス顛を介して第２ ＲＡ
Ｍ（ロ）に送る。第２ＲＡＭ（至）が読出しモードのと
き、その現在のアドレスＡ（ｎ）で指定される第２ＲＡ
Ｍ（２）の記憶位置にあるデータがデータ出力パス（ロ
）に、ＲＥＳＥＴ ／４’ルス後のＣＬＫ・ぐルス数の
関数ＶＣｎ）として現われる。
回路動作に先立ち、第１ＦＪＡＭ翰に次の如くデータを
書込む。即ち、第ｌＲＡＭ＠を単位ステップ（Ｍｍ ＝
１）ずつ順次アドレス指定しながら、ｎが０からＮまで
増加する間に１サイクルを完成するようにｎと共にｘ（
ｎ）の大きさを周期的に変化させる。
書込む。即ち、第ｌＲＡＭ＠を単位ステップ（Ｍｍ ＝
１）ずつ順次アドレス指定しながら、ｎが０からＮまで
増加する間に１サイクルを完成するようにｎと共にｘ（
ｎ）の大きさを周期的に変化させる。
ここに、Ｎは、第１アキユムレータ（ハ）の範囲及び第
ｌＲＡＭ記憶位置の数に等しい。第２ ＲＡＭ（至）に
も同様にデータを書込む。即ち、ＲＡＭアドレスが０か
らＮｔで１ステツプずつ増加する間に１完全サイクルを
完成するようにＶ（ｎ）を変化させる。このＮも第２ア
キユムレータ（ト）の範囲及び第２ ＲＡＭの記憶位置
の数に等しい。そこで、説明のために、両ＲＡＭにはア
ドレスが更新されるときサイン波を構成する大きさの出
力データを発生するようにデータを書込んでおくとする
。両ＲＡＭにこのようにデータを書込んでおくと、その
出力データの発振周期はＲＡＭアドレスをインクリメン
トする１ステツグの大きさに反比例する。即ち、パス０
埠上のデータ、（ｎ）の発振周期は、レジスター内υ内
の・臂うメータ血の大きさに反比例する。同様に、第２
ＲＡＭ（ロ）のデータバス＠埠上に現われるデータｖ
（ｎ）の発振周期は第１アキユムレータ（ロ）に入力さ
れるｙ（ｎ）とＭｅの和に反比例する。
ｌＲＡＭ記憶位置の数に等しい。第２ ＲＡＭ（至）に
も同様にデータを書込む。即ち、ＲＡＭアドレスが０か
らＮｔで１ステツプずつ増加する間に１完全サイクルを
完成するようにＶ（ｎ）を変化させる。このＮも第２ア
キユムレータ（ト）の範囲及び第２ ＲＡＭの記憶位置
の数に等しい。そこで、説明のために、両ＲＡＭにはア
ドレスが更新されるときサイン波を構成する大きさの出
力データを発生するようにデータを書込んでおくとする
。両ＲＡＭにこのようにデータを書込んでおくと、その
出力データの発振周期はＲＡＭアドレスをインクリメン
トする１ステツグの大きさに反比例する。即ち、パス０
埠上のデータ、（ｎ）の発振周期は、レジスター内υ内
の・臂うメータ血の大きさに反比例する。同様に、第２
ＲＡＭ（ロ）のデータバス＠埠上に現われるデータｖ
（ｎ）の発振周期は第１アキユムレータ（ロ）に入力さ
れるｙ（ｎ）とＭｅの和に反比例する。
変調制御回路（２）は加算回路■、乗算回路（９）、偏
差パラメータレジスター、遅延レジスタ（２）、及び算
術論理ユニツ） （ＡＬＵ） ｅ４を有する。パス（イ
）上の第１デジタル波形シンセサイデ（至）の出力、（
、）は乗算器−によシ偏差パラメータレジスター内の２
進偏差定数にと乗算され、その結果は遅延レジスタ（至
）及びＡＬＵ ｔ４のＡ入力端につながるパス■上に出
力される。遅延レジスタ輔は、直前のＣＬＫ ／＃ルス
でパス岐上に現われる直前のデータｋｘ（ｎ−１）を記
憶し、その記憶値をＡＬＵ ＠のＢ入力端につながるパ
ス−上に出力する。遅延レジスタ（至）の記憶値は各Ｃ
ＬＫサイクル終了時にパス（財）上の現在値と置換され
る。ＡＬＵ ４１４のＦｙＶＰＭ制御入力制御入力釦応
じて出力線（ハ）上のＡＬＵ ｔ４の出力ｙ（−）はＡ
、Ｂ入力の和またはＡ、Ｂ入力の差に等しくなる。した
がって。
差パラメータレジスター、遅延レジスタ（２）、及び算
術論理ユニツ） （ＡＬＵ） ｅ４を有する。パス（イ
）上の第１デジタル波形シンセサイデ（至）の出力、（
、）は乗算器−によシ偏差パラメータレジスター内の２
進偏差定数にと乗算され、その結果は遅延レジスタ（至
）及びＡＬＵ ｔ４のＡ入力端につながるパス■上に出
力される。遅延レジスタ輔は、直前のＣＬＫ ／＃ルス
でパス岐上に現われる直前のデータｋｘ（ｎ−１）を記
憶し、その記憶値をＡＬＵ ＠のＢ入力端につながるパ
ス−上に出力する。遅延レジスタ（至）の記憶値は各Ｃ
ＬＫサイクル終了時にパス（財）上の現在値と置換され
る。ＡＬＵ ４１４のＦｙＶＰＭ制御入力制御入力釦応
じて出力線（ハ）上のＡＬＵ ｔ４の出力ｙ（−）はＡ
、Ｂ入力の和またはＡ、Ｂ入力の差に等しくなる。した
がって。
ｙ（ｎ）＝ ｋ（ｘ（ｎ）＋ｘ（ｎ−１） ）または
ｙ（ｎ）＝ｋ（ｘ（ｎ）−ｘ（ｎ−１））となる。
ｙ（ｎ）はｎに関して変化するから、ｙ（ｎ）は、（ｎ
）及びｖ（ｔ）に対して変調効果を有する。位相角変調
周期関数は次の形に費わせる〇 マ（ｔ） ＝ ｆ （ωｃｔ＋ａ（ｔ））ここに、ｆは
任意の周期関数、ω。は角周波数定数、ａ（ｔ）は時間
ｔの位相角変調関数である。例えば、ｖ（ｔ）が位相変
調サイン波であるとすると、マ（１）は次のようになる
。
）及びｖ（ｔ）に対して変調効果を有する。位相角変調
周期関数は次の形に費わせる〇 マ（ｔ） ＝ ｆ （ωｃｔ＋ａ（ｔ））ここに、ｆは
任意の周期関数、ω。は角周波数定数、ａ（ｔ）は時間
ｔの位相角変調関数である。例えば、ｖ（ｔ）が位相変
調サイン波であるとすると、マ（１）は次のようになる
。
ｖ（ｔ） ＝ ｍ （ωｃｔ ＋に’ｘ（ｔ））
−（１）ここにｘ（ｔ）は時間ｔの任意の単位大
きさ周期関数であシ、ｋは定数である。また、マ（１）
が周波数変調すすると、周波数変調サイン波の場合、ｖ
（ｔ）はとなシ、位相変調サイン波の場合、マ（１）は
マ（ｔ）＝＝ｔｎ（ωｔ＋に’幽（−１））
・−（４）となる。式（３）または（４）の波形（１）
は、第ｌＲＡＭ＠。
−（１）ここにｘ（ｔ）は時間ｔの任意の単位大
きさ周期関数であシ、ｋは定数である。また、マ（１）
が周波数変調すすると、周波数変調サイン波の場合、ｖ
（ｔ）はとなシ、位相変調サイン波の場合、マ（１）は
マ（ｔ）＝＝ｔｎ（ωｔ＋に’幽（−１））
・−（４）となる。式（３）または（４）の波形（１）
は、第ｌＲＡＭ＠。
第２ ＲＡＭ ｅ４．偏差パラメータレジスタ輪及びオ
フセットレジスタＨ，（ｎの記憶データを夫々適切に定
めることによシ波形発生器叫の出力端子（２）に発生す
る。
フセットレジスタＨ，（ｎの記憶データを夫々適切に定
めることによシ波形発生器叫の出力端子（２）に発生す
る。
第１アキユムレータ翰の記憶値が入力ＲＥＳＥＴ ／臂
ルスによシ始めＯにセットされていれば、パス（至）上
の第１アキユムレータ（ハ）の出力はｎ個のＣＬＫ ／
＃ルスを受けた後、 ｎＭｒｎになる。第１アキユムレ
ータ（ハ）の範囲をＮとし、第ｌＲＡＭ＠内のデータが
、更新アドレスに対してｎ Ｍｎの０からＮｔでの変化
の間に１サイクル分サイン波状に大きさの変化する出力
データをパス０埠に発生するよう定められているとすれ
ば、第１ ＲＡＭ（至）の出力はｘ（ｎ）＝ 幽（２ｘ
ｎ Ｍｎ１／Ｎ ）となる。ここで、２π／ＮはＲＡ
Ｍアドレスの単位変化量に対応する位相分解能である・
Ｘ（、）とレジスター内の２進数にとを乗算器−に入力
すると、パス輪上に乗算器−からｋｘ（ｎ）が出力され
る。任意のＣＬＫパルス数ｎに対して遅延レジスタ匈の
記憶値はｋｘ（ｎｒｌ）である。ＡＬＵ Ｍの動作は、
制御線−上に適当なピットデータを載せることによｆｉ
ＡＬｔｌｌへのＡ及びＢ入力が互いに加算されるかまた
は減算されるように制御し得る。パス（財）上のＡＬＵ
輪の出力ｙ（ｎ）は周波数変調波形の場合、 ｙ（ｎ） −Ａ＋Ｂ＝ （ｋ／２） （ｘ（ｎ）＋ｘ（
ｎ １））”（６）となシ、位相変調波形の場合 ｙ（ｎ）＝Ａ−Ｂ＝ｋ（ｘ（ｎ） ｘｃｎ−１））
・・・（力となる。ここで留意すべきこ
とは、Ａ及びＢを加算する場合、記憶２進偏差を２で割
る必要があるということである。
ルスによシ始めＯにセットされていれば、パス（至）上
の第１アキユムレータ（ハ）の出力はｎ個のＣＬＫ ／
＃ルスを受けた後、 ｎＭｒｎになる。第１アキユムレ
ータ（ハ）の範囲をＮとし、第ｌＲＡＭ＠内のデータが
、更新アドレスに対してｎ Ｍｎの０からＮｔでの変化
の間に１サイクル分サイン波状に大きさの変化する出力
データをパス０埠に発生するよう定められているとすれ
ば、第１ ＲＡＭ（至）の出力はｘ（ｎ）＝ 幽（２ｘ
ｎ Ｍｎ１／Ｎ ）となる。ここで、２π／ＮはＲＡ
Ｍアドレスの単位変化量に対応する位相分解能である・
Ｘ（、）とレジスター内の２進数にとを乗算器−に入力
すると、パス輪上に乗算器−からｋｘ（ｎ）が出力され
る。任意のＣＬＫパルス数ｎに対して遅延レジスタ匈の
記憶値はｋｘ（ｎｒｌ）である。ＡＬＵ Ｍの動作は、
制御線−上に適当なピットデータを載せることによｆｉ
ＡＬｔｌｌへのＡ及びＢ入力が互いに加算されるかまた
は減算されるように制御し得る。パス（財）上のＡＬＵ
輪の出力ｙ（ｎ）は周波数変調波形の場合、 ｙ（ｎ） −Ａ＋Ｂ＝ （ｋ／２） （ｘ（ｎ）＋ｘ（
ｎ １））”（６）となシ、位相変調波形の場合 ｙ（ｎ）＝Ａ−Ｂ＝ｋ（ｘ（ｎ） ｘｃｎ−１））
・・・（力となる。ここで留意すべきこ
とは、Ａ及びＢを加算する場合、記憶２進偏差を２で割
る必要があるということである。
ｙ （ｎ）及びＭｅは加算回路（財）で加算してその結
果を第２アキユムレータ（至）に入力し、アドレスバス
帥上の第２アキユムレータ（至）の出力を次の如くにな
第２ＲＡＭ（３８に書込むデータを マ（ｎ） ＝ ｔｍ （２πＡ（ｎ） ／ Ｎ ’）と
すれば、 または等測的に、 となる。角搬送周波数ω。は ω。＝２πＭｃ／（ＮΔｔ） ・・・（８）
と定義される（Δｔは各クロックパルス間の時間）ので
、 となる。
果を第２アキユムレータ（至）に入力し、アドレスバス
帥上の第２アキユムレータ（至）の出力を次の如くにな
第２ＲＡＭ（３８に書込むデータを マ（ｎ） ＝ ｔｍ （２πＡ（ｎ） ／ Ｎ ’）と
すれば、 または等測的に、 となる。角搬送周波数ω。は ω。＝２πＭｃ／（ＮΔｔ） ・・・（８）
と定義される（Δｔは各クロックパルス間の時間）ので
、 となる。
周波数変調波形の場合の式（６）から、となる。この近
似は数値積分の台形公式による。
似は数値積分の台形公式による。
位相変調波形の場合の式（７）から、
となる。
周波数変調波形の場合、式（９）及びＱＯ）から、偏差
値ｋが式（８）内のＭｅと同様のオフセット値であるこ
とに注目すれは、周波数偏差定数はに′＝２πに／（Ｎ
Δｔ） となるので となる。式（５）において２πＭｍ／（ｎΔｔ）をω。
値ｋが式（８）内のＭｅと同様のオフセット値であるこ
とに注目すれは、周波数偏差定数はに′＝２πに／（Ｎ
Δｔ） となるので となる。式（５）において２πＭｍ／（ｎΔｔ）をω。
と置いて、式（２）及び（５）にｔ＋＝ｎΔｔを代入す
ると、ｘ（ｔ） −＊ （ωｍｔ） ・・・α
力となシ、この式（１４を式（至）に代入すると所望の
連続が得られる。
ると、ｘ（ｔ） −＊ （ωｍｔ） ・・・α
力となシ、この式（１４を式（至）に代入すると所望の
連続が得られる。
位相変調波形の場合、式（９）及びα■から、ｖ （ｔ
） ＝ ｄｎ （ωｃｎΔｔ＋２ｒｋ／Ｎｘ（ｎ））
・・・α呻となる。
） ＝ ｄｎ （ωｃｎΔｔ＋２ｒｋ／Ｎｘ（ｎ））
・・・α呻となる。
ω□＝（２πＭｍ／ＮΔｔ）＋ ｔ＝ｎΔｔ、に←（２
πに／Ｎ）と置いて、式（５）を式αＯに代入すると マ（ｔ） ＝ ｄｎ （ω（Ｈｔ ＋ ｋ’ｇｔｎ （
ωｍｔ） ””α力となる。
πに／Ｎ）と置いて、式（５）を式αＯに代入すると マ（ｔ） ＝ ｄｎ （ω（Ｈｔ ＋ ｋ’ｇｔｎ （
ωｍｔ） ””α力となる。
式（至）及びα力は、式（１）及び（２）で示されたよ
うな周波数及び位相変調波形の好適な例である。このよ
うに、式（至）またはα力の形の波形を発生するには、
レジスタ（ハ）にＭｍ＝ω’ｍ ＮΔｔ／２を記憶し、
レジスタ＠にＭ、＝ωｅＮΔｔ／２を記憶する必要があ
る。
うな周波数及び位相変調波形の好適な例である。このよ
うに、式（至）またはα力の形の波形を発生するには、
レジスタ（ハ）にＭｍ＝ω’ｍ ＮΔｔ／２を記憶し、
レジスタ＠にＭ、＝ωｅＮΔｔ／２を記憶する必要があ
る。
更に、式（至）による周波数変調波形を合成する場合、
レジスタ輪にに＝に’ＮΔｔ／２πを記憶しなけれはな
らない。ｋ′は単位ｘ （ｔ）あたシのラジアン／秒の
ピーク周波数偏差である。
レジスタ輪にに＝に’ＮΔｔ／２πを記憶しなけれはな
らない。ｋ′は単位ｘ （ｔ）あたシのラジアン／秒の
ピーク周波数偏差である。
式αηによる位相変調波形を合成する場合、レジスタ輪
にはに＝に’Ｎ／２πを記憶しなければならない。
にはに＝に’Ｎ／２πを記憶しなければならない。
ｋ′は単位ｘ（ｔ）あたシのラジアンのピーク位相偏差
であるＯ いずれの場合も、隣接するクロックパルス前縁の時間間
隔はΔｔに設定されなければならない。
であるＯ いずれの場合も、隣接するクロックパルス前縁の時間間
隔はΔｔに設定されなければならない。
上述の好適実施例においては、マ（１）に関連する搬送
波及び変調波の導関数をサイン波としたが、本発明の波
形発生器によれば１．（ｔ） ＝ ｆ （ω６ｔ＋ａ（
ｔ））の形の周期的搬送波または変調波関数の任意の組
合せに従って発振する周波数（または位相）変調波形を
発生し得る。所望の周期的搬送波関数ｆは、Ｍ６ ＝
１ 、 ｙ（ｎ） ＝ Ｏとしたときマ（ｎ）が所望の
搬送波関数に近似するようにＲＡＭ ｅ（８に適切なデ
ータを書込むことによって得ることができる。同様に、
任意所望の周期的変調波関数＆（ｔ）は、位相変調マ（
１）の場合、Ｍ０＝１のときｘ（ｎ）が所望の変調波関
数ａ （ｔ）に近似するように、また周波数変調マ（１
）の場合、Ｍｍ＝１のときχ（、）が変調波関数ａ （
ｔ）の導関数に近似するように、ＲＡＭ（至）に適切な
データを畳込むことにより得られる。
波及び変調波の導関数をサイン波としたが、本発明の波
形発生器によれば１．（ｔ） ＝ ｆ （ω６ｔ＋ａ（
ｔ））の形の周期的搬送波または変調波関数の任意の組
合せに従って発振する周波数（または位相）変調波形を
発生し得る。所望の周期的搬送波関数ｆは、Ｍ６ ＝
１ 、 ｙ（ｎ） ＝ Ｏとしたときマ（ｎ）が所望の
搬送波関数に近似するようにＲＡＭ ｅ（８に適切なデ
ータを書込むことによって得ることができる。同様に、
任意所望の周期的変調波関数＆（ｔ）は、位相変調マ（
１）の場合、Ｍ０＝１のときｘ（ｎ）が所望の変調波関
数ａ （ｔ）に近似するように、また周波数変調マ（１
）の場合、Ｍｍ＝１のときχ（、）が変調波関数ａ （
ｔ）の導関数に近似するように、ＲＡＭ（至）に適切な
データを畳込むことにより得られる。
以上、本発明の好適実施例について説明したが、本発明
の要旨を逸脱することなく種々の変形・変更が行なえる
ことはいわゆる当業者には明らかであろう。
の要旨を逸脱することなく種々の変形・変更が行なえる
ことはいわゆる当業者には明らかであろう。
本発明によ゛る位相角変調波形発生器によれは、デジタ
ル的に変調波形を合成するので、従来の如く余分なりＡ
Ｃ及びアナログ変調回路を必要としないのでコストの低
減を図れる。また、変調波及び搬送波の波形及び周波数
等は、外部からＲＡＭやレジスタの値を書き替えるだけ
で容易に変更でき、位相変調・周波数変調も外部からの
信号で簡単に切替えられるので極めて汎用性の高い変−
波発生器が得られる。
ル的に変調波形を合成するので、従来の如く余分なりＡ
Ｃ及びアナログ変調回路を必要としないのでコストの低
減を図れる。また、変調波及び搬送波の波形及び周波数
等は、外部からＲＡＭやレジスタの値を書き替えるだけ
で容易に変更でき、位相変調・周波数変調も外部からの
信号で簡単に切替えられるので極めて汎用性の高い変−
波発生器が得られる。
図は本発明によるデジタル波形発生器の一実施例のブロ
ック図である。 図中、（至）は第１手段、（２）は第２手段、翰は第３
手段を示す◎
ック図である。 図中、（至）は第１手段、（２）は第２手段、翰は第３
手段を示す◎
Claims (1)
- 【特許請求の範囲】 入力変調波周波数パラメータで制御される周波数を有す
る変調波を構成する数値列を発生する第１手段と、 該第１手段の出力を受けその関数を発生する第２手段と
、 該第２手段の出力及び搬送波周波数パラメータの和で制
御され、上記変調波で変調された搬送波信号を出力する
第３手段とを具えた位相角変調波形発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/709,154 US4745566A (en) | 1985-03-07 | 1985-03-07 | Angle modulated waveform synthesizer |
| US709154 | 1985-03-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61208303A true JPS61208303A (ja) | 1986-09-16 |
| JPH0462605B2 JPH0462605B2 (ja) | 1992-10-07 |
Family
ID=24848702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61050238A Granted JPS61208303A (ja) | 1985-03-07 | 1986-03-07 | デジタル変調波形発生器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4745566A (ja) |
| EP (1) | EP0194033B1 (ja) |
| JP (1) | JPS61208303A (ja) |
| CA (1) | CA1257663A (ja) |
| DE (1) | DE3686069T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5329260A (en) * | 1992-07-17 | 1994-07-12 | Ii Morrow Inc. | Numerically-controlled modulated oscillator and modulation method |
| AU695887B2 (en) * | 1994-04-21 | 1998-08-27 | Ericsson Inc. | Reducing interference from oscillators in electronic equipment |
| JP2009505302A (ja) * | 2005-08-22 | 2009-02-05 | エヌエックスピー ビー ヴィ | マイクロコントローラによる波形発生方法及び装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5685960A (en) * | 1979-12-14 | 1981-07-13 | Nippon Telegr & Teleph Corp <Ntt> | Phase modulator |
| JPS57152258A (en) * | 1981-03-13 | 1982-09-20 | Nec Corp | Fm modulator |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3842354A (en) * | 1972-06-29 | 1974-10-15 | Sanders Associates Inc | Digital sweep frequency generator employing linear sequence generators |
| US4114189A (en) * | 1975-12-09 | 1978-09-12 | The United States Of America As Represented By The Secretary Of The Navy | Digital signal synthesis system |
| US4134072A (en) * | 1977-09-06 | 1979-01-09 | Rca Corporation | Direct digital frequency synthesizer |
| US4249447A (en) * | 1978-06-30 | 1981-02-10 | Nippon Gakki Seizo Kabushiki Kaisha | Tone production method for an electronic musical instrument |
| US4342245A (en) * | 1979-10-26 | 1982-08-03 | Norlin Industries, Inc. | Complex waveform generator for musical instrument |
| DE3163846D1 (en) * | 1980-05-13 | 1984-07-05 | Secretary Industry Brit | Waveform synthesiser for calibrating vor equipment |
| AT377462B (de) * | 1981-06-20 | 1985-03-25 | Union Carbide Corp | Verfahren zum thermochemischen flaemmen eines metallischen werkstueckes |
| US4454486A (en) * | 1981-11-02 | 1984-06-12 | Hewlett-Packard Company | Waveform synthesis using multiplexed parallel synthesizers |
| US4558282A (en) * | 1983-01-03 | 1985-12-10 | Raytheon Company | Digital frequency synthesizer |
| US4625318A (en) * | 1985-02-21 | 1986-11-25 | Wang Laboratories, Inc. | Frequency modulated message transmission |
| US4628286A (en) * | 1985-04-17 | 1986-12-09 | Rca Corporation | Digital frequency modulator |
-
1985
- 1985-03-07 US US06/709,154 patent/US4745566A/en not_active Expired - Lifetime
-
1986
- 1986-02-03 EP EP86300708A patent/EP0194033B1/en not_active Expired - Lifetime
- 1986-02-03 DE DE8686300708T patent/DE3686069T2/de not_active Expired - Fee Related
- 1986-02-25 CA CA000502644A patent/CA1257663A/en not_active Expired
- 1986-03-07 JP JP61050238A patent/JPS61208303A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5685960A (en) * | 1979-12-14 | 1981-07-13 | Nippon Telegr & Teleph Corp <Ntt> | Phase modulator |
| JPS57152258A (en) * | 1981-03-13 | 1982-09-20 | Nec Corp | Fm modulator |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0194033A2 (en) | 1986-09-10 |
| JPH0462605B2 (ja) | 1992-10-07 |
| US4745566A (en) | 1988-05-17 |
| DE3686069T2 (de) | 1993-03-11 |
| DE3686069D1 (de) | 1992-08-27 |
| CA1257663A (en) | 1989-07-18 |
| EP0194033B1 (en) | 1992-07-22 |
| EP0194033A3 (en) | 1988-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4998072A (en) | High resolution direct digital synthesizer | |
| EP0102784A2 (en) | Method and apparatus for sine function generation | |
| US4910698A (en) | Sine wave generator using a cordic algorithm | |
| US5481230A (en) | Phase modulator having individually placed edges | |
| JPH04229703A (ja) | 位相相関波形の発生方法 | |
| US5329260A (en) | Numerically-controlled modulated oscillator and modulation method | |
| US4560961A (en) | Method and means for generating pulse compression pulses | |
| JPS61208303A (ja) | デジタル変調波形発生器 | |
| JPS58501570A (ja) | ベクトル成分アドレス方式を利用したディジタル・トランスミッタ | |
| JPS5883894A (ja) | デイジタル楽音変調装置 | |
| EP0474485A1 (en) | FM deviation control direct digital synthesizers | |
| JP3637891B2 (ja) | 変調信号発生装置 | |
| JP3536426B2 (ja) | 波形発生器 | |
| RU2149503C1 (ru) | Цифровой синтезатор частот | |
| SU1185563A1 (ru) | Генератор синусоидальных сигналов качающейс частоты | |
| JPH0340527B2 (ja) | ||
| JPH07502151A (ja) | 任意波形発生装置構造 | |
| JPH07231225A (ja) | 任意波形発生器 | |
| JP2503568Y2 (ja) | 位相変調回路 | |
| JP3292553B2 (ja) | デジタル移相器 | |
| JP2775733B2 (ja) | デジタル式波形信号発生装置 | |
| RU2143173C1 (ru) | Цифровой синтезатор частот | |
| GB2211039A (en) | Digital frequency converter | |
| JP3474126B2 (ja) | ファンクション・ジェネレータ | |
| RU2153698C2 (ru) | Цифровой синтезатор частот |