JPS61207021A - 集積回路の製造方法 - Google Patents
集積回路の製造方法Info
- Publication number
- JPS61207021A JPS61207021A JP60227934A JP22793485A JPS61207021A JP S61207021 A JPS61207021 A JP S61207021A JP 60227934 A JP60227934 A JP 60227934A JP 22793485 A JP22793485 A JP 22793485A JP S61207021 A JPS61207021 A JP S61207021A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoresist
- light
- integrated circuit
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/094—Multilayer resist systems, e.g. planarising layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明はマイクロエレクトロニクス半導体装置の製造方
法、具体的には製造時に回路の導線の線の分解能を改良
する方法及び材料の組成に関する。
法、具体的には製造時に回路の導線の線の分解能を改良
する方法及び材料の組成に関する。
Ｂ、開示の概要
本発明の方法に従い多層集積回路に残存平坦化層が与え
られる。この平坦化層は入射光を反射する他の回路層上
に存在する。ホトレジスト層が平坦化層上に形成され、
回路を画定する構造のマスクを通して結像される。ホト
レジストの露光中、入射光は、平坦化層を通過する。平
坦化層の屈折率がホトレジストの屈折率に略等しいので
、平坦化層とホトレジストの境界からの散乱が減少する
。
られる。この平坦化層は入射光を反射する他の回路層上
に存在する。ホトレジスト層が平坦化層上に形成され、
回路を画定する構造のマスクを通して結像される。ホト
レジストの露光中、入射光は、平坦化層を通過する。平
坦化層の屈折率がホトレジストの屈折率に略等しいので
、平坦化層とホトレジストの境界からの散乱が減少する
。
下の層から反射した光は平坦化層で略吸収される。
反射光及び散乱光が減少するのでホトレジスト中の現像
された像の分解能の改良が得られる。現像した像はさら
に導線を相互接続する様に処理するときに、一時色素も
しくは他の光を透過させない層を加えるといった追加の
処理段階が必要でなくなる。
された像の分解能の改良が得られる。現像した像はさら
に導線を相互接続する様に処理するときに、一時色素も
しくは他の光を透過させない層を加えるといった追加の
処理段階が必要でなくなる。
Ｃ８従来技術
集積回路中に高密度の電子回路を組込むマイクロエレク
トロニクス回路技術が開発されている。
トロニクス回路技術が開発されている。
これ等の技術は基板上に回路素子の層を与えるのに光エ
ッチングを使用している。これ等の技術に従う集積回路
を製造する技法は進歩して、サブミクロンの幾何学模様
の形成が可能になり、一定の基板面、積の回路密度を増
大するに至った。
ッチングを使用している。これ等の技術に従う集積回路
を製造する技法は進歩して、サブミクロンの幾何学模様
の形成が可能になり、一定の基板面、積の回路密度を増
大するに至った。
この高密度集積回路は基板上の成る層の異なる素子を相
互接続する金属化層を含む。相互接続金属付着物はサブ
トラクティブ及びアディティブ金属付着技法によって形
成される。
互接続する金属化層を含む。相互接続金属付着物はサブ
トラクティブ及びアディティブ金属付着技法によって形
成される。
アディティブ付着技法の場合は、ホトレジストが基板の
表面に付着される。導体素子の第１の層がホトレジスト
上にパターン化される。ホトレジスト材料は像マスクを
介して露光され、レジストの成る領域が露光され、他の
領域は光からマスクされる。露光領域がその後除去され
、露光ホトレジスト材料が前に占めていた領域によって
分断されてホトレジストの台が残される。その後の処理
表面の金属化によって、前にホトレジストが占有してい
た領域であるメサ領域間に金属付着物が与えられる。メ
サ領域はその上の付着金属と共に除去される。残った金
属層上には絶縁層が付着され。
表面に付着される。導体素子の第１の層がホトレジスト
上にパターン化される。ホトレジスト材料は像マスクを
介して露光され、レジストの成る領域が露光され、他の
領域は光からマスクされる。露光領域がその後除去され
、露光ホトレジスト材料が前に占めていた領域によって
分断されてホトレジストの台が残される。その後の処理
表面の金属化によって、前にホトレジストが占有してい
た領域であるメサ領域間に金属付着物が与えられる。メ
サ領域はその上の付着金属と共に除去される。残った金
属層上には絶縁層が付着され。
この様にして得られた平坦化層上に他の金属化層が形成
される。
される。
金属化表面の幾何学模様を画定するためにホトレジスト
方法を使用する多層集積回路の種々の製造方法には分解
能上の限界がある。多レベル集積回路上に各々の追加の
層を形成する時、その後に形成するホトレジスト層をパ
ターン化するために像マスクを介して露光する。露光ホ
トレジスト領域は光の一部を、金属層間を分離する下層
の絶縁層に透過し、光の他の部分を絶縁層及びホトレジ
ストの境界で上方に反射する。即ち露光ホトレジスト層
を通して透過した光は基板を通過し、金属が付着されて
高度に反射性の層になった下表面から反射する。従って
多層集積回路の上のレベルの導体の現像パターンはホト
レジスト／絶縁体境界層からの散乱光、下層からの反射
光の影響を受ける事になる。散乱光及び反射光はこれ等
の表面上に形成される導電性層の分解能を減少する。こ
の様な分解能の限界は高密度の集積回路の製造をさまた
げる。
方法を使用する多層集積回路の種々の製造方法には分解
能上の限界がある。多レベル集積回路上に各々の追加の
層を形成する時、その後に形成するホトレジスト層をパ
ターン化するために像マスクを介して露光する。露光ホ
トレジスト領域は光の一部を、金属層間を分離する下層
の絶縁層に透過し、光の他の部分を絶縁層及びホトレジ
ストの境界で上方に反射する。即ち露光ホトレジスト層
を通して透過した光は基板を通過し、金属が付着されて
高度に反射性の層になった下表面から反射する。従って
多層集積回路の上のレベルの導体の現像パターンはホト
レジスト／絶縁体境界層からの散乱光、下層からの反射
光の影響を受ける事になる。散乱光及び反射光はこれ等
の表面上に形成される導電性層の分解能を減少する。こ
の様な分解能の限界は高密度の集積回路の製造をさまた
げる。
これ等の方法の限界を避ける２つの技法は米国の第４３
７０４０５号及び第４３６２８０９号に説明されている
。米国特許第４３７０４０５号ではレジスト層及び平坦
層間に適切な色素を介在させてホトレジストを透過する
光を吸収している。
７０４０５号及び第４３６２８０９号に説明されている
。米国特許第４３７０４０５号ではレジスト層及び平坦
層間に適切な色素を介在させてホトレジストを透過する
光を吸収している。
米国特許第４３６２８０９号では、最上部のレジスト層
を露光するのに使用した波長の光を吸収し、最下部のレ
ジスト層を露光する他の波長の光を導入させる様に選択
した類似の色素を使用している。
を露光するのに使用した波長の光を吸収し、最下部のレ
ジスト層を露光する他の波長の光を導入させる様に選択
した類似の色素を使用している。
最上部のレジスト層を露光するのに使用した波長の光は
色素で吸収される。最下層の露光中は、異なる波長の光
が最下部のレジスト層及び色素を通過する。
色素で吸収される。最下層の露光中は、異なる波長の光
が最下部のレジスト層及び色素を通過する。
本発明は多重レベルの集積回路を製造するための方法に
おいて上方のホトレジスト層に対する下層の反射の効果
を減少する新しい技法を与える。
おいて上方のホトレジスト層に対する下層の反射の効果
を減少する新しい技法を与える。
Ｄ０発明が解決しようとする問題点
本発明の目的は集積回路の相互接続構造体の分解能を改
良する事にある。
良する事にある。
本発明に従えば、多層集積回路中の後に形成する表面の
回路層の下層から散乱及び反射する光の効果が減少され
る。
回路層の下層から散乱及び反射する光の効果が減少され
る。
本発明に従えば、多層集積回路中の隣接する上層での光
散乱を減少し、最下層からの反射光を吸収する、絶縁材
料の残存平坦化層が導電性層間に与えられる。
散乱を減少し、最下層からの反射光を吸収する、絶縁材
料の残存平坦化層が導電性層間に与えられる。
Ｅ０問題点を解決するための手段
上述の目的は本発明に従う絶縁性の組成、及び該組成を
調整する方法によって達成される。絶縁性の組成は残存
され、集積回路の製造中に除去する必要はない０本発明
の方法は上のホトレジスト層による境界層散乱を減少し
、下の層からの反射光を吸収する絶縁性の組成の平坦化
層を与える。
調整する方法によって達成される。絶縁性の組成は残存
され、集積回路の製造中に除去する必要はない０本発明
の方法は上のホトレジスト層による境界層散乱を減少し
、下の層からの反射光を吸収する絶縁性の組成の平坦化
層を与える。
本発明に従う絶縁性組成はピロメリット酸無水物と塩基
の化学反応物のポリマを含む。この材料に混合物の屈折
率を減少し、その後に形成されるホトレジスト層の屈折
率に、より近づけるための若干の光活性化合物が加えら
れる。
の化学反応物のポリマを含む。この材料に混合物の屈折
率を減少し、その後に形成されるホトレジスト層の屈折
率に、より近づけるための若干の光活性化合物が加えら
れる。
本発明に従う方法は多層集積回路上に残存平坦化層を与
える。平坦化層は入射光を反射する他の回路層上に存在
する。ホトレジストの層が平坦化層上に形成される０回
路を画定する像がマスクを介して結像される。ホトレジ
ストの露光中に入射光は平坦化層を通過する。平坦化層
及びホトレジストの境界からの散乱は最小になる。それ
は平坦化層の屈折率がホトレジストの屈折率と略等しい
からである。反射光及び散乱光の減少はホトレジスト中
で現像される像の分解能を改良する。現像した像を相互
接続導体の処理に使用する時は、導体の分解能を改良し
、一時的な色素もしくは他の光に不透明な層を与える追
加の段階を必要としなり１゜ Ｆ、実地例 第２図を参照するに、アゾイブな金属付着過程によって
集積回路の基板上に第１の金属化層を形成する従来の方
法の一連の段階ａ乃至ｅが示されている。段階ａでは基
板１２を厚さが１乃至３ミクロンの厚さのホトレジスト
材料１１で被覆する。
える。平坦化層は入射光を反射する他の回路層上に存在
する。ホトレジストの層が平坦化層上に形成される０回
路を画定する像がマスクを介して結像される。ホトレジ
ストの露光中に入射光は平坦化層を通過する。平坦化層
及びホトレジストの境界からの散乱は最小になる。それ
は平坦化層の屈折率がホトレジストの屈折率と略等しい
からである。反射光及び散乱光の減少はホトレジスト中
で現像される像の分解能を改良する。現像した像を相互
接続導体の処理に使用する時は、導体の分解能を改良し
、一時的な色素もしくは他の光に不透明な層を与える追
加の段階を必要としなり１゜ Ｆ、実地例 第２図を参照するに、アゾイブな金属付着過程によって
集積回路の基板上に第１の金属化層を形成する従来の方
法の一連の段階ａ乃至ｅが示されている。段階ａでは基
板１２を厚さが１乃至３ミクロンの厚さのホトレジスト
材料１１で被覆する。
ホトレジスト１１はその後マスクの像に露光される。マ
スク像はホトレジストの成る領域の露光のために与えら
れ、除去される表面領域及び除去されない非露光部分を
同定している。第２図の段階すはホトレジスト１１の露
光及び非露光領域を示している。次に基板は露光領域を
除去する前に焼成される。
スク像はホトレジストの成る領域の露光のために与えら
れ、除去される表面領域及び除去されない非露光部分を
同定している。第２図の段階すはホトレジスト１１の露
光及び非露光領域を示している。次に基板は露光領域を
除去する前に焼成される。
段階Ｃで露光したホトレジスト材料は先ず一面に紫外線
を与える事によって除去される。露光領域は一度紫外線
に露光すると、可溶性になる。溶液により処理すると、
露光領域が除去される。基板の金属付着は段階ｄで行わ
れる０段階ｄは露光ホトレジストが前に占有していた領
域及び直立するメサ領域として示された非露光ホトレジ
ストの表面に金属化層１３を与える。金属は真空スパッ
タリング技法によって０．５ミクロン乃至２．０ミクロ
ンの厚さに付着される。
を与える事によって除去される。露光領域は一度紫外線
に露光すると、可溶性になる。溶液により処理すると、
露光領域が除去される。基板の金属付着は段階ｄで行わ
れる０段階ｄは露光ホトレジストが前に占有していた領
域及び直立するメサ領域として示された非露光ホトレジ
ストの表面に金属化層１３を与える。金属は真空スパッ
タリング技法によって０．５ミクロン乃至２．０ミクロ
ンの厚さに付着される。
第２図のアディティブ金属付着プロセスの最後の段階ｅ
で、残ったメサ領域及びその上の付着金属が一般に知ら
れた金属剥離技法で除去される。
で、残ったメサ領域及びその上の付着金属が一般に知ら
れた金属剥離技法で除去される。
この剥離技法は熱い溶媒を使用して金属化メサを除去す
る。
る。
隣接する導体層が最初に形成した金属層の上に形成され
て第１図に示された多層構造体が得られる０段階ａ乃至
ｅによって他の金属化層を形成する前に隣接する下層か
ら次に形成される金属化層を分離するために絶縁性の平
坦化層１６．１７が金属化層上に配置される。各金属化
領域は絶縁性の平坦化層によって分離されている。各平
坦化層１］ １７上には第２及び第３の金属化層１９及
び２０が形成される。第２及び第３の金属化層１９及び
２０を形成する際の表面境界の散乱及び下層の反射の効
果について第３図及び第４図を参照して詳細に説明する
。
て第１図に示された多層構造体が得られる０段階ａ乃至
ｅによって他の金属化層を形成する前に隣接する下層か
ら次に形成される金属化層を分離するために絶縁性の平
坦化層１６．１７が金属化層上に配置される。各金属化
領域は絶縁性の平坦化層によって分離されている。各平
坦化層１］ １７上には第２及び第３の金属化層１９及
び２０が形成される。第２及び第３の金属化層１９及び
２０を形成する際の表面境界の散乱及び下層の反射の効
果について第３図及び第４図を参照して詳細に説明する
。
ここで第３図及び第４図を参照するに、基板１２及び第
１の金属化層１３が示されている。第１の金属化層１３
上に平坦化層を形成する絶縁性材料１６の層がホトレジ
スト層１８を支持している。
１の金属化層１３が示されている。第１の金属化層１３
上に平坦化層を形成する絶縁性材料１６の層がホトレジ
スト層１８を支持している。
ホトレジスト層１８は縮小レンズ２２を介してマスク２
１によって形成された像に露光される。ホトレジスト層
１８を露光した結果が第４図に示されている（非露光領
域をＡ乃至Ｆで示す）。ホトレジスト層１８を透過する
光線の各々は散乱成分及び透過成分を含む。透過成分は
下の第１の金属化層１３に入射してホトレジスト層１８
に向かうて反射する０反射光線及び散乱光線はマスクさ
れているホトレジスト層１８の領域を露光する。ホトレ
ジスト層１８のマスク領域の意図した箇所以外の露光は
ホトレジスト層１８の非露光領域の精細度を減少する。
１によって形成された像に露光される。ホトレジスト層
１８を露光した結果が第４図に示されている（非露光領
域をＡ乃至Ｆで示す）。ホトレジスト層１８を透過する
光線の各々は散乱成分及び透過成分を含む。透過成分は
下の第１の金属化層１３に入射してホトレジスト層１８
に向かうて反射する０反射光線及び散乱光線はマスクさ
れているホトレジスト層１８の領域を露光する。ホトレ
ジスト層１８のマスク領域の意図した箇所以外の露光は
ホトレジスト層１８の非露光領域の精細度を減少する。
非露光ホトレジスト領域の精細度が究極的に導体の線幅
の精細度を決定するので散乱光及び反射光は光エツチン
グ技法で達成可能な導線の分解能を制限する。これ等の
効果は第４図の、形成された台の丸い隅１８ａ及び１８
ｃとして見られる。
の精細度を決定するので散乱光及び反射光は光エツチン
グ技法で達成可能な導線の分解能を制限する。これ等の
効果は第４図の、形成された台の丸い隅１８ａ及び１８
ｃとして見られる。
本発明は散乱成分及び反射成分を減少する絶縁層を与え
る。本発明に従う絶縁性の組成は上のホトレジスト層の
屈折率に近い屈折率を有するので。
る。本発明に従う絶縁性の組成は上のホトレジスト層の
屈折率に近い屈折率を有するので。
絶縁層とホトレジストの境界層からの散乱光を減少する
。さらに絶縁層の材料は光を吸収する性質を有するので
究極的にホトレジスト層１８に再導入する反射光の量を
減少する。
。さらに絶縁層の材料は光を吸収する性質を有するので
究極的にホトレジスト層１８に再導入する反射光の量を
減少する。
本発明の絶縁組成はポリイミドより成る。ポリイミドの
材料はピロメリット無水物と塩基の化学反応物のポリマ
混合物である。デュポン（Ｄｕｐｏｎｔ）社で販、売し
ているポリイミック酸（ｐｏｌｙｉｍｉｃ ａｃｉｄ）
を加熱するとポリイミドが得られる。本発明の材料の主
なる成分を調整するのに有用な他のポリイミド材料の販
売元にはチバ・ガイギー（ＣｉｂａＧｅｉｇｙ）社もし
くはアブジョン（Ｕｐｊｏｈｎ）社がある。
材料はピロメリット無水物と塩基の化学反応物のポリマ
混合物である。デュポン（Ｄｕｐｏｎｔ）社で販、売し
ているポリイミック酸（ｐｏｌｙｉｍｉｃ ａｃｉｄ）
を加熱するとポリイミドが得られる。本発明の材料の主
なる成分を調整するのに有用な他のポリイミド材料の販
売元にはチバ・ガイギー（ＣｉｂａＧｅｉｇｙ）社もし
くはアブジョン（Ｕｐｊｏｈｎ）社がある。
この材料はポリイミドの名前で販売されている。
ポリイミド材料にはホトレジスト層の屈折率に近い結果
的屈折率を与える材料が添加される。
的屈折率を与える材料が添加される。
好ましい実施例に従うポリイミドへの添加は、ポリイミ
ドに、ポリイミドと光活性化合物の混合物中の光活性混
合物の濃度が略５％、好ましくは１０％如何になる様な
割合で光活性化合物を加えることである。
ドに、ポリイミドと光活性化合物の混合物中の光活性混
合物の濃度が略５％、好ましくは１０％如何になる様な
割合で光活性化合物を加えることである。
第５図には結果の材料の屈折率Ｎｉがポリイミドの平坦
化層に加えられる光活性化合物の重量％の関数として示
されている。
化層に加えられる光活性化合物の重量％の関数として示
されている。
ポリイミドと混合する様に選択された光活性化合物の主
なりラスはジアゾ−オキソ−ナフタリンである。好まし
い光活性化合物はナフタリン環上の４もしくは５の位置
に硫酸基もしくは硫酸のエステルを含む２−ジアゾ−１
−オキソ−ナフタリンもしくは１−ジアゾ−２−オキソ
−ナフタリンである。
なりラスはジアゾ−オキソ−ナフタリンである。好まし
い光活性化合物はナフタリン環上の４もしくは５の位置
に硫酸基もしくは硫酸のエステルを含む２−ジアゾ−１
−オキソ−ナフタリンもしくは１−ジアゾ−２−オキソ
−ナフタリンである。
光活性化合物は自然に含まれる不純物よりも多くの割合
で混合される。この様な光活性化合物は上述の名称でア
ルドリッチ・ケミカル（ＡｌｄｒｉｃｈＣｈａｍｉｃａ
ｌ）社、もしくはイーストマン・ケミカル（Ｅａｓｔｍ
ａｎ Ｃｈｅｍｉｃａｌ）社から販売されている。２−
ジアシー１−オキソ−ナフタリン硫酸は次の化学式を有
するエチレン・グリコールのエステルである事が好まし
い。
で混合される。この様な光活性化合物は上述の名称でア
ルドリッチ・ケミカル（ＡｌｄｒｉｃｈＣｈａｍｉｃａ
ｌ）社、もしくはイーストマン・ケミカル（Ｅａｓｔｍ
ａｎ Ｃｈｅｍｉｃａｌ）社から販売されている。２−
ジアシー１−オキソ−ナフタリン硫酸は次の化学式を有
するエチレン・グリコールのエステルである事が好まし
い。
一般にジアゾ−オキソ−ナフタリンは酸分子をエステル
化するために加えられる。酸分子はベンゼンを基体とす
る部分、もしくはナフタリン、フェナントレン、ピロン
及びベンゾフェノンの如きポリアロマティック分子を含
む、チバ・ガイギー社から販売されているアリザリン・
二ローＡの如き市販の色素が塩基支持分子として使用さ
れ、この分子にジアゾ−オキソ−ナフタリンが分子量論
的量で、化学的に結合される。
化するために加えられる。酸分子はベンゼンを基体とす
る部分、もしくはナフタリン、フェナントレン、ピロン
及びベンゾフェノンの如きポリアロマティック分子を含
む、チバ・ガイギー社から販売されているアリザリン・
二ローＡの如き市販の色素が塩基支持分子として使用さ
れ、この分子にジアゾ−オキソ−ナフタリンが分子量論
的量で、化学的に結合される。
ここで云う光活性化合物には光活性化合物と自然に含ま
れる不純物よりも高い濃度のノボラック（Ｎｏｖｏｌａ
ｋ）ポリマの混合物を含む、この混合物は米国特許第３
９２０４８３号及び米国特許第４４６４４５８号に開示
されている様にホトレジスト混合物中に普通に見出され
るものである。
れる不純物よりも高い濃度のノボラック（Ｎｏｖｏｌａ
ｋ）ポリマの混合物を含む、この混合物は米国特許第３
９２０４８３号及び米国特許第４４６４４５８号に開示
されている様にホトレジスト混合物中に普通に見出され
るものである。
光活性化合物の処方にはポリイミック酸の添加前にホト
レジスト中に乾燥ホトレジストの一般に１重量％含まれ
ている成る添加物を含んでいてもよい、この様な添加物
の例は米国特許第４００９０３３号及び第４０３６６４
４号に開示されているホトレジストの現像速度及び接着
性を増強するための無水物並びに米国特許第４２５９４
３０号及び第４０８９７６６号に開示しているレジスト
の現像速度の増強のための過酸化物である。
レジスト中に乾燥ホトレジストの一般に１重量％含まれ
ている成る添加物を含んでいてもよい、この様な添加物
の例は米国特許第４００９０３３号及び第４０３６６４
４号に開示されているホトレジストの現像速度及び接着
性を増強するための無水物並びに米国特許第４２５９４
３０号及び第４０８９７６６号に開示しているレジスト
の現像速度の増強のための過酸化物である。
絶縁性の平坦化層１６として使用される組成を調製する
時には、ポリイミド及び光活性化合物を第５図の百分率
に従って混合する。混合物は略１５０乃至２５０℃、好
ましくは２００℃に２０〜３０分にわたり加熱される。
時には、ポリイミド及び光活性化合物を第５図の百分率
に従って混合する。混合物は略１５０乃至２５０℃、好
ましくは２００℃に２０〜３０分にわたり加熱される。
この様にし七得た組成はスピニングによって所与の金属
化層で覆われた基板上にｌ １／２乃至４μ−の厚さに
加えられる。この様にして、現像されるホトレジストの
下に優れた絶縁性のみならず良好な剥離もしくは接着性
を有する平坦化層１６が与えられる。この様な平坦化層
は優れた絶縁性を有するだけでなく、平坦化層１６を通
して反射する光線を吸収する。
化層で覆われた基板上にｌ １／２乃至４μ−の厚さに
加えられる。この様にして、現像されるホトレジストの
下に優れた絶縁性のみならず良好な剥離もしくは接着性
を有する平坦化層１６が与えられる。この様な平坦化層
は優れた絶縁性を有するだけでなく、平坦化層１６を通
して反射する光線を吸収する。
上述の絶縁材料の組成は現在の、波長３６５乃至５０５
ｎｍの紫外線露光装置Ｉ（及び波長２８０乃至３５０ｎ
■の中期の紫外線露光装置）と共に使用するのに適して
いる。この材料は最初に形成した金属化層からその後に
形成する金属化層を絶縁する残存層である。絶縁性層１
６は開孔のパターンを有するホトレジストでパターン化
出来る。開孔は多孔反応性イオン・エツチングによって
エッチングされる。この様に形成した開孔は金属化層を
その後平坦化層１６上に形成した時の金属化層間の相互
接続を与えるのに使用できる。
ｎｍの紫外線露光装置Ｉ（及び波長２８０乃至３５０ｎ
■の中期の紫外線露光装置）と共に使用するのに適して
いる。この材料は最初に形成した金属化層からその後に
形成する金属化層を絶縁する残存層である。絶縁性層１
６は開孔のパターンを有するホトレジストでパターン化
出来る。開孔は多孔反応性イオン・エツチングによって
エッチングされる。この様に形成した開孔は金属化層を
その後平坦化層１６上に形成した時の金属化層間の相互
接続を与えるのに使用できる。
上述の境界表面の光散乱を減少し、下の層からの反射光
を吸収する平坦化層を与える方法はアディティブな金属
付着方法に関連して説明したが、本発明の絶縁性組成は
境界散乱及び下層の表面からの反射がホトレジスト層を
過度に露光するのを減少する事が必要な他の方法にも使
用できる。
を吸収する平坦化層を与える方法はアディティブな金属
付着方法に関連して説明したが、本発明の絶縁性組成は
境界散乱及び下層の表面からの反射がホトレジスト層を
過度に露光するのを減少する事が必要な他の方法にも使
用できる。
以上多層集積回路に絶縁性の平坦化層を形成するのに有
用な方法及び材料の組成について説明した。
用な方法及び材料の組成について説明した。
Ｇ１発明の効果
本発明によれば、ポリイミド絶縁層に光を吸収する物質
を混合することにより、集積回路の相互接続体の分解能
を改良する方法が与えられる。
を混合することにより、集積回路の相互接続体の分解能
を改良する方法が与えられる。
第１図は３つの個別の金属導体層を示した多レベル集積
回路の断面図である。第２図は一つの型のアゾイブ金属
付着方法により相互接続金属導体を形成する従来の方法
を示した図である。第３図は第２図の第２の金属化層を
形成するホトレジスト方法を示した図である。第４図は
ホトレジスト層上のマスクによる非露光部分に対する下
の層からの反射及び境界による散乱の効果を示した図で
ある。第５図はポリイミド化合物に光活性化合物を添加
した時の添加化合物の屈折率に対する効果を示した図で
ある。 １１・・・・ホトレジスト層、１２・・・・基板、１３
・・・・金属化層、１６・・・・第１の絶縁層、１７・
・・・第２の絶縁層、１８・・・・ホトレジスト層、１
９・・・・第２の金属化層、２０・・・・第３の金属化
層、２１・・・・マスク、２２・・・・縮小レンズ。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗（外１名） 第２図 非露光しシスト Ｒ 添加ポ１イミドのＮｉ
回路の断面図である。第２図は一つの型のアゾイブ金属
付着方法により相互接続金属導体を形成する従来の方法
を示した図である。第３図は第２図の第２の金属化層を
形成するホトレジスト方法を示した図である。第４図は
ホトレジスト層上のマスクによる非露光部分に対する下
の層からの反射及び境界による散乱の効果を示した図で
ある。第５図はポリイミド化合物に光活性化合物を添加
した時の添加化合物の屈折率に対する効果を示した図で
ある。 １１・・・・ホトレジスト層、１２・・・・基板、１３
・・・・金属化層、１６・・・・第１の絶縁層、１７・
・・・第２の絶縁層、１８・・・・ホトレジスト層、１
９・・・・第２の金属化層、２０・・・・第３の金属化
層、２１・・・・マスク、２２・・・・縮小レンズ。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗（外１名） 第２図 非露光しシスト Ｒ 添加ポ１イミドのＮｉ
Claims (1)
- 【特許請求の範囲】 基板上に支持されポリイミド絶縁層によって分離した複
数の導体層を有する集積回路の製造方法であって、 上記基板に上記ポリイミド絶縁層を付着する前に、上記
ポリイミド絶縁物に光吸収性化合物を混合して、 上方の導体層の形成中に下方の導体層からの光の反射を
減少する集積回路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US71074685A | 1985-03-11 | 1985-03-11 | |
| US710746 | 1985-03-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61207021A true JPS61207021A (ja) | 1986-09-13 |
| JPH0250616B2 JPH0250616B2 (ja) | 1990-11-02 |
Family
ID=24855353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60227934A Granted JPS61207021A (ja) | 1985-03-11 | 1985-10-15 | 集積回路の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0194470B1 (ja) |
| JP (1) | JPS61207021A (ja) |
| CA (1) | CA1255142A (ja) |
| DE (1) | DE3677236D1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204045A (ja) * | 1988-02-10 | 1989-08-16 | Nec Corp | パターン形成方法 |
| JPH022568A (ja) * | 1988-06-15 | 1990-01-08 | Nec Corp | パターン形成方法 |
| JPH028852A (ja) * | 1988-06-28 | 1990-01-12 | Fujitsu Ltd | パターニング方法 |
| JPH0582657A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | 半導体装置 |
| CN110198780A (zh) * | 2016-12-21 | 2019-09-03 | Ncc纳诺责任有限公司 | 在基底上沉积功能材料的方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3826582A1 (de) * | 1988-08-04 | 1990-02-08 | Siemens Ag | Verfahren zur einbettung und stufenabflachung von strukturierten oberflaechen |
| US5126289A (en) * | 1990-07-20 | 1992-06-30 | At&T Bell Laboratories | Semiconductor lithography methods using an arc of organic material |
| US6428894B1 (en) * | 1997-06-04 | 2002-08-06 | International Business Machines Corporation | Tunable and removable plasma deposited antireflective coatings |
| JP2016148777A (ja) * | 2015-02-12 | 2016-08-18 | アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ | 下層膜形成用組成物、およびそれを用いた下層膜の形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5867028A (ja) * | 1981-10-19 | 1983-04-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPS5955020A (ja) * | 1982-09-24 | 1984-03-29 | Oki Electric Ind Co Ltd | 微細パタ−ン形成方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE471895A (ja) * | 1946-03-15 | |||
| DE1597597A1 (de) * | 1967-09-14 | 1970-09-24 | Wilhelm Guckert | Verfahren zur Reduzierung der Unterstrahlungseffekte bei Kopierverfahren der graphischen Technik,insbesondere im Hinblick auf lichtempfindliche Schichten,die auf metallische Oberflaechen (Offsetdruckplatten- und Folien,Metallplatten fuer die Herstellung von Hochdruckklischees,kupferkaschiertes Isolationsm |
| US4093461A (en) * | 1975-07-18 | 1978-06-06 | Gaf Corporation | Positive working thermally stable photoresist composition, article and method of using |
| JPS5622428A (en) * | 1979-08-01 | 1981-03-03 | Toray Ind Inc | Polyimide pattern forming method |
| US4370405A (en) * | 1981-03-30 | 1983-01-25 | Hewlett-Packard Company | Multilayer photoresist process utilizing an absorbant dye |
| JPS5852820A (ja) * | 1981-09-24 | 1983-03-29 | Nec Corp | 半導体装置の製造方法 |
| JPS59107346A (ja) * | 1982-12-13 | 1984-06-21 | Ube Ind Ltd | 耐熱性感光材料 |
| JPS609124A (ja) * | 1983-06-29 | 1985-01-18 | Hitachi Ltd | パタ−ン形成方法 |
| EP0140273B1 (en) * | 1983-11-01 | 1991-09-11 | Hoechst Celanese Corporation | Positive photoresist compositions having deep uv response, photosensitive elements and thermally stable photochemically imaged systems containing same |
| CA1254432A (en) * | 1984-12-28 | 1989-05-23 | Conrad G. Houle | High-temperature resistant, selectively developable positive-working resist |
-
1985
- 1985-10-03 CA CA000492223A patent/CA1255142A/en not_active Expired
- 1985-10-15 JP JP60227934A patent/JPS61207021A/ja active Granted
-
1986
- 1986-02-18 DE DE8686102031T patent/DE3677236D1/de not_active Expired - Fee Related
- 1986-02-18 EP EP86102031A patent/EP0194470B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5867028A (ja) * | 1981-10-19 | 1983-04-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPS5955020A (ja) * | 1982-09-24 | 1984-03-29 | Oki Electric Ind Co Ltd | 微細パタ−ン形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204045A (ja) * | 1988-02-10 | 1989-08-16 | Nec Corp | パターン形成方法 |
| JPH022568A (ja) * | 1988-06-15 | 1990-01-08 | Nec Corp | パターン形成方法 |
| JPH028852A (ja) * | 1988-06-28 | 1990-01-12 | Fujitsu Ltd | パターニング方法 |
| JPH0582657A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | 半導体装置 |
| CN110198780A (zh) * | 2016-12-21 | 2019-09-03 | Ncc纳诺责任有限公司 | 在基底上沉积功能材料的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0250616B2 (ja) | 1990-11-02 |
| EP0194470B1 (en) | 1991-01-30 |
| CA1255142A (en) | 1989-06-06 |
| EP0194470A2 (en) | 1986-09-17 |
| EP0194470A3 (en) | 1989-01-25 |
| DE3677236D1 (de) | 1991-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745045A (en) | Method for improving resolution in microelectronic circuits using photoresist overlayer by using thermally processed polyimide underlayer formed from positive photoresist and polyamic acid | |
| JP2686898B2 (ja) | 反射防止コーティング | |
| US5314772A (en) | High resolution, multi-layer resist for microlithography and method therefor | |
| US4906552A (en) | Two layer dye photoresist process for sub-half micrometer resolution photolithography | |
| US6242344B1 (en) | Tri-layer resist method for dual damascene process | |
| DE69114759T2 (de) | Verfahren zum Herstellen von Mehrlagen-Koplanarleiter/Isolatorschichten unter Verwendung von lichtempfindlichen Polyimiden. | |
| JP3112745B2 (ja) | パターン形成用導電性組成物及び該組成物を用いたパターン形成方法 | |
| KR101189397B1 (ko) | 비아-퍼스트 듀얼 다마신 적용예에서 사용되는 현상제에 용해성인 물질 및 상기 물질 사용 방법 | |
| US9058997B2 (en) | Process of multiple exposures with spin castable films | |
| JPH06326222A (ja) | 光学的画像形成可能材料、フォトレジスト材料等に高い高アスペクト比のｖｉａ及び溝を形成する方法 | |
| JPS61190942A (ja) | 半導体装置の製造に使用するための反射防止膜、この種の反射防止膜の製造方法および製造溶液、並びに紫外線写真平板法にて吸光するための反射防止膜の使用方法 | |
| JPS61207021A (ja) | 集積回路の製造方法 | |
| US5401613A (en) | Method of manufacturing microelectronic devices having multifunctional photolithographic layers | |
| JP2707785B2 (ja) | レジスト組成物およびパターン形成方法 | |
| US5258264A (en) | Process of forming a dual overhang collimated lift-off stencil with subsequent metal deposition | |
| JP2002050571A (ja) | 適合化処理 | |
| EP0154932A2 (en) | Multilayer photoresist process | |
| EP0264650A1 (en) | Anti-reflective coating | |
| TW449799B (en) | Method of manufacturing a semiconductor device having a fine pattern, and semiconductor device manufactured thereby | |
| US5124238A (en) | Fabrication of microelectronics using photosensitive polyimides | |
| JPS61248427A (ja) | 多層配線の形成方法 | |
| JPS6199351A (ja) | 配線パタ−ン形成方法 | |
| JPS62138843A (ja) | 複合レジスト構造体 | |
| JPH042183B2 (ja) | ||
| JPS58198040A (ja) | パタ−ン形成方法 |