JPS61206055A - Ｉｃカ−ドにおける情報処理システム - Google Patents
Ｉｃカ−ドにおける情報処理システムInfo
- Publication number
- JPS61206055A JPS61206055A JP60047840A JP4784085A JPS61206055A JP S61206055 A JPS61206055 A JP S61206055A JP 60047840 A JP60047840 A JP 60047840A JP 4784085 A JP4784085 A JP 4784085A JP S61206055 A JPS61206055 A JP S61206055A
- Authority
- JP
- Japan
- Prior art keywords
- data
- card
- memory
- host computer
- terminator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 4
- 238000012545 processing Methods 0.000 claims abstract description 11
- 238000011084 recovery Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 238000013499 data model Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、情報の書込、続出が可能なＩＣメモリ等の集
積回路を塔載したＩＣカードにおける情報処理システム
に関するものである。
積回路を塔載したＩＣカードにおける情報処理システム
に関するものである。
ＩＣカードに塔載されたメモリの有効利用な図るために
従来より、データの可変長化ｂ’−考えられている。し
かしながら、データの可変長化においては、−役にメモ
リの読み出しを行なう際に、必要とするデータの位置情
報及びその長さを指定する必要性がある為に実用には至
っていないのが現状である。現在までに試行さｈたデー
タの可変長化の列な述べる。
従来より、データの可変長化ｂ’−考えられている。し
かしながら、データの可変長化においては、−役にメモ
リの読み出しを行なう際に、必要とするデータの位置情
報及びその長さを指定する必要性がある為に実用には至
っていないのが現状である。現在までに試行さｈたデー
タの可変長化の列な述べる。
１）書き込み時にカードのデータ中に「区切り記号」な
付加して書き込み、読み出し時には該データ？含む十分
な長さでデータなホストコンビュ−タ測にとり込み、そ
の後ホストコンピュータ内で「区切り記号」をサーチし
てデータを抽出する方法。
付加して書き込み、読み出し時には該データ？含む十分
な長さでデータなホストコンビュ−タ測にとり込み、そ
の後ホストコンピュータ内で「区切り記号」をサーチし
てデータを抽出する方法。
この方法によれば、必要外のデータまでホストに取り込
んでしまうため、セキュリティの面で問題があり、また
ホストコンビ二一タとして８ ｂｉｔ程度のパソコンを
想定した場合、サーチ等の処理に時間がかかるため前記
の処理による処理系のスルーブツトが低下する問題点が
ある。
んでしまうため、セキュリティの面で問題があり、また
ホストコンビ二一タとして８ ｂｉｔ程度のパソコンを
想定した場合、サーチ等の処理に時間がかかるため前記
の処理による処理系のスルーブツトが低下する問題点が
ある。
Ｉｆ）ＩＣカードのメモリにディレクトリエリアな設け
、内部データの管理な該ＩＣカー（°のＣＰＵで行なう
方法。
、内部データの管理な該ＩＣカー（°のＣＰＵで行なう
方法。
この方法によれば、処理速度が速く、ランダムアクセス
が可能である長所はあるが１反面ＩＣカードのメモリ容
量を考えた場合、ディレクトリのエリアのサイズが、デ
ータエリアのサイズと比較して無視できないサイズにな
る大きな欠点がある。
が可能である長所はあるが１反面ＩＣカードのメモリ容
量を考えた場合、ディレクトリのエリアのサイズが、デ
ータエリアのサイズと比較して無視できないサイズにな
る大きな欠点がある。
〔発明の目的〕
従って５本発明の目的とするところは、ＩＣカードに塔
載されたＩＣメモリの有効利用を可能とするとともにデ
ータ処理のだめの負荷が増大することのないＩＣカード
システムな提供することにある。
載されたＩＣメモリの有効利用を可能とするとともにデ
ータ処理のだめの負荷が増大することのないＩＣカード
システムな提供することにある。
上記目的を達成すべくなされた本発明は、ＩＣメモリな
塔載するＩＣカードと、ＩＣカードのデータの入出力な
制御するインターフェースと、前記インタフェースが接
続されるインテリジェント入出力ボートを有し、前記Ｉ
Ｃカードに命令を与え、かつその命令に応答してＩＣカ
ードから送られてくるデータを受けとり、そのデータに
基づき演直処理な行なうホストコンピュータとから構成
され、ＩＣカードのＩＣメモリに書き込むべきデータの
末尾に第１のターミネータ及び第２のターミネータなこ
の順序で付加してホストコンピュータからＩＣカードへ
転送し、！ｌＩ記イフィンターフエースＩＣカードへの
転送データ中の第２のターミネータな検知して復帰動作
を行ない、ＩＣカードからデータをホストコンピュータ
に取り込む際インテリジェント入出力ボートでは第１の
ターミネータを検知して復帰動作を行なうことな特徴と
するＩＣカードにおける情報処理システムである。
塔載するＩＣカードと、ＩＣカードのデータの入出力な
制御するインターフェースと、前記インタフェースが接
続されるインテリジェント入出力ボートを有し、前記Ｉ
Ｃカードに命令を与え、かつその命令に応答してＩＣカ
ードから送られてくるデータを受けとり、そのデータに
基づき演直処理な行なうホストコンピュータとから構成
され、ＩＣカードのＩＣメモリに書き込むべきデータの
末尾に第１のターミネータ及び第２のターミネータなこ
の順序で付加してホストコンピュータからＩＣカードへ
転送し、！ｌＩ記イフィンターフエースＩＣカードへの
転送データ中の第２のターミネータな検知して復帰動作
を行ない、ＩＣカードからデータをホストコンピュータ
に取り込む際インテリジェント入出力ボートでは第１の
ターミネータを検知して復帰動作を行なうことな特徴と
するＩＣカードにおける情報処理システムである。
以下に１本発明を図面に示す実施例く基づき詳細に説明
する。
する。
第１図に示されるように０本発明は、ＩＣカード（１）
に命令な与え、かつその命令に応答してＩＣカードから
送られてくるデータを受けとり、そのデータに基づき演
（処理を行なうホストコンビニ・ −タ・１１にイン
テリジェント入出力ボート＋ｔｎを介してＩＣカード１
１１のデータ入出力な制御するインターフェース（至）
が接続され、このインターフェース１優にＩＣカード（
１）？接続することで、ホストコンピュータ１１１とＩ
Ｃカードｉｌｌとの間でのデータの交信％：可能とする
ものである。
に命令な与え、かつその命令に応答してＩＣカードから
送られてくるデータを受けとり、そのデータに基づき演
（処理を行なうホストコンビニ・ −タ・１１にイン
テリジェント入出力ボート＋ｔｎを介してＩＣカード１
１１のデータ入出力な制御するインターフェース（至）
が接続され、このインターフェース１優にＩＣカード（
１）？接続することで、ホストコンピュータ１１１とＩ
Ｃカードｉｌｌとの間でのデータの交信％：可能とする
ものである。
ＩＣカード＋１１にはＩＣメモリチップが塔載され。
ホストコンピュータｑｌから送られて（るデータの書き
込み、及びそのデータの読み出しが可能となっている。
込み、及びそのデータの読み出しが可能となっている。
このＩＣメモリチップとし、てはＥＥＰＲＯＭ。
ＥＰＲＯＭ、電池バッファツブ付のＲＡＭ等を用いるこ
とができる。なお、ＩＣカード１１１としてはＩＣメモ
リチップの他にＣＰＵチップを塔載し。
とができる。なお、ＩＣカード１１１としてはＩＣメモ
リチップの他にＣＰＵチップを塔載し。
演算機能を持たせたものであっても良い。
本発明によれば、第２図に示されるように、ホストコン
ピュータ（１１からＩＣカード１１１にデータな書き込
むために、書き込み命令ととも（データな転送する際に
、データの末尾に第１のターミネータと第２のターミネ
ータな付加する。この実施例では第１のターミネータと
してＣＲ（キャリジリターン）、第２のターミネータと
してＬＦ（ラインフィード）な用いるが、これ以外のコ
マンド或いは記号な用いることもできる。インターフェ
ースのでは、このデータな受けてＩＣカード＋１）にデ
ータの書き込みな行なうが、ターミネータＬＦを検知す
ると、復帰動作な行なう。従って、ＩＣカード（１）の
メモリには、第３図の如くデータ＋ＣＲとして次々とデ
ータが書き込まれて行く。第５図に、このようにしてデ
ータが書き込まれたメモリのメモリマツプを示す。
ピュータ（１１からＩＣカード１１１にデータな書き込
むために、書き込み命令ととも（データな転送する際に
、データの末尾に第１のターミネータと第２のターミネ
ータな付加する。この実施例では第１のターミネータと
してＣＲ（キャリジリターン）、第２のターミネータと
してＬＦ（ラインフィード）な用いるが、これ以外のコ
マンド或いは記号な用いることもできる。インターフェ
ースのでは、このデータな受けてＩＣカード＋１）にデ
ータの書き込みな行なうが、ターミネータＬＦを検知す
ると、復帰動作な行なう。従って、ＩＣカード（１）の
メモリには、第３図の如くデータ＋ＣＲとして次々とデ
ータが書き込まれて行く。第５図に、このようにしてデ
ータが書き込まれたメモリのメモリマツプを示す。
次に、ＩＣカードＩｌｌに書き込まれたデータなホスト
コンピュータｑｌに読み出すにおいては、初期アドレス
と十分な長さの読み出し長（ホストコンピータのバッフ
ァメモリの容量に依存する）な設定し、読み出し命令を
与゛える。この命令に従って、ＩＣカード（１）からイ
ンターフェースな介して第４図に示される如くにデータ
が読み出されるが。
コンピュータｑｌに読み出すにおいては、初期アドレス
と十分な長さの読み出し長（ホストコンピータのバッフ
ァメモリの容量に依存する）な設定し、読み出し命令を
与゛える。この命令に従って、ＩＣカード（１）からイ
ンターフェースな介して第４図に示される如くにデータ
が読み出されるが。
インテリジェント入出力ボートαＢにてターミネータＣ
Ｒが検知されるとインテリジェント入出力ボートでは復
帰動作な行ない、従ってホストコンピュータ・１１内に
は第４図において１の部分だけカｔ。
Ｒが検知されるとインテリジェント入出力ボートでは復
帰動作な行ない、従ってホストコンピュータ・１１内に
は第４図において１の部分だけカｔ。
即ち所望のデータだけがとり込まれること・になる。
第６図に、ホストコンピュータにおける第５図に示され
る如くのＩＣカードの可変長データよりなるシーケンシ
ャルファイルの読入出し戸プログラムのフローチャート
ラ示ス。
る如くのＩＣカードの可変長データよりなるシーケンシ
ャルファイルの読入出し戸プログラムのフローチャート
ラ示ス。
まず６フアイル中の読み出し初期アドレスと読み出し長
を設定して（ステップ８１）ＩＣカード［１１にデータ
の読み出し命令を送る（ステップ８２）。
を設定して（ステップ８１）ＩＣカード［１１にデータ
の読み出し命令を送る（ステップ８２）。
読み出し初期アドレスは任意に設定できるが、シーケン
シャルファイルの場合１通常０＃地に設定される。また
、読み出し長も任意に設定できるが。
シャルファイルの場合１通常０＃地に設定される。また
、読み出し長も任意に設定できるが。
前記した如くホストコンピュータのバッファメモリのｇ
ｔに依存し１例えば２５６バイトのバッファメモリであ
れば、ターミネータＣＲ１バイト分を考慮して２５５バ
イトとすれば良い。
ｔに依存し１例えば２５６バイトのバッファメモリであ
れば、ターミネータＣＲ１バイト分を考慮して２５５バ
イトとすれば良い。
この読み出し命令に対応して、ＩＣカード（１）のメモ
リからホストコンピュータ１１１内にデータが入力され
（ステップＳ３）、そのデータ長が最初に設定した長さ
２５５バイトあるか否かが判断され（ステップ８４）、
２５５パイトナい場合はファイルのおわりか、ターミネ
ータＣＲが存在したかのいずれかであり、ファイルのお
わりではない場合（オーバーフロースイッチ０ＦＳＷＮ
１）にはさらにデータが続いているとみなせるので（ス
テップ５５）１次のデータの最初の位置にまでポインタ
ーナ移動して読み出しのアドレスを変更する（ステップ
Ｓ７）。次に、所定の読み出し長さ２５５ハイ）ｋ読み
出丁ことになるが、その場合最後のアドレス／Ｊ’ｓメ
モリ容量な超えることのないようアウトオフメモリーの
判断を行ない（メモリ最大アドレス≦最後のアドレス）
（ステップ８Ｂ）、もし超えていれば読み出し長を読み
出し長−〔メモリ最大アドレス〕−〔最後のアドレス〕
＋１なる演１１Ｌを行なって変更するとともにファイル
のおわりであることな示すオーバーフロースイッチのフ
ラクナ立て（ステップＳ９）、超えていなければ最初に
設定した読み出し長で次のデータを読入出す。
リからホストコンピュータ１１１内にデータが入力され
（ステップＳ３）、そのデータ長が最初に設定した長さ
２５５バイトあるか否かが判断され（ステップ８４）、
２５５パイトナい場合はファイルのおわりか、ターミネ
ータＣＲが存在したかのいずれかであり、ファイルのお
わりではない場合（オーバーフロースイッチ０ＦＳＷＮ
１）にはさらにデータが続いているとみなせるので（ス
テップ５５）１次のデータの最初の位置にまでポインタ
ーナ移動して読み出しのアドレスを変更する（ステップ
Ｓ７）。次に、所定の読み出し長さ２５５ハイ）ｋ読み
出丁ことになるが、その場合最後のアドレス／Ｊ’ｓメ
モリ容量な超えることのないようアウトオフメモリーの
判断を行ない（メモリ最大アドレス≦最後のアドレス）
（ステップ８Ｂ）、もし超えていれば読み出し長を読み
出し長−〔メモリ最大アドレス〕−〔最後のアドレス〕
＋１なる演１１Ｌを行なって変更するとともにファイル
のおわりであることな示すオーバーフロースイッチのフ
ラクナ立て（ステップＳ９）、超えていなければ最初に
設定した読み出し長で次のデータを読入出す。
ファイルがおわりのとき（ステップＳ５でｙｅｓ）。
次に所定の長さのデータを読み出した場合の最後のアド
レスがメモリの最大番地を超えている場合はＩＣカード
＋１１のメモリからのデータの読み１出しを終了し、一
方最後のアドレスがメモリの最大番地以−内である場合
は次にステップ７の処理が実行される（ステップ１０）
。
レスがメモリの最大番地を超えている場合はＩＣカード
＋１１のメモリからのデータの読み１出しを終了し、一
方最後のアドレスがメモリの最大番地以−内である場合
は次にステップ７の処理が実行される（ステップ１０）
。
また、ステップ４にて入力されたデータが２５５バイト
であった場合、そのデータビット全てに１がたっていた
ならばメモリに何も書き込まれていない、即ちファイル
が終了しているものと判断できる（ステップＳ６）ので
データの読み出しを終了し、そうでない場合はステップ
７の実行に移る。
であった場合、そのデータビット全てに１がたっていた
ならばメモリに何も書き込まれていない、即ちファイル
が終了しているものと判断できる（ステップＳ６）ので
データの読み出しを終了し、そうでない場合はステップ
７の実行に移る。
このようにして、シーケンシャルファイルの可変長のデ
ータが順次読み込まれ、ホストコンピュータＩＨ）では
全てのデータが取り込まれた後そのデータに基づき所定
の演算がなされる。
ータが順次読み込まれ、ホストコンピュータＩＨ）では
全てのデータが取り込まれた後そのデータに基づき所定
の演算がなされる。
以上に述べた本発明によれば、ＩＣカードにデータを書
き込み、そのデータを読み出して演算する場合、従来の
如く固定長でデータの書き込み。
き込み、そのデータを読み出して演算する場合、従来の
如く固定長でデータの書き込み。
読み出しを行なうと２バイトのデータな５０バイトのエ
リアに書き込むというような非常にメモリ使用の上で効
率の悪いものとなっていたが１種々のデータ長のデータ
を最もコンパクトな形式でＩＣカードに記憶することが
でき、メモリエリアの効率の良い使用が可能となる。
リアに書き込むというような非常にメモリ使用の上で効
率の悪いものとなっていたが１種々のデータ長のデータ
を最もコンパクトな形式でＩＣカードに記憶することが
でき、メモリエリアの効率の良い使用が可能となる。
マタ、ホストコンピュータにはＩＣカードから所望のデ
ータのみが取り込まれ、ホストコンピュータで区切り記
号のサーチを行なう必要がなく。
ータのみが取り込まれ、ホストコンピュータで区切り記
号のサーチを行なう必要がなく。
負荷が軽威し、処理速度の向上な図ることができる。
第１図は１本発明のシステムな示す説明図、第２図乃至
第４図はデータのモデル図、第５図はＩＣカードのメモ
リエリアのモデル図、第６図はホストコンピュータにお
けるデータ読み出しプログラムのフローチャートである
。 （１）・・ＩＣカード、 ｔｔω・・・ホストコンピュ
ータ、ａＤ・・・インテリジェント入出力ポート、■・
・・インターフェース。
第４図はデータのモデル図、第５図はＩＣカードのメモ
リエリアのモデル図、第６図はホストコンピュータにお
けるデータ読み出しプログラムのフローチャートである
。 （１）・・ＩＣカード、 ｔｔω・・・ホストコンピュ
ータ、ａＤ・・・インテリジェント入出力ポート、■・
・・インターフェース。
Claims (1)
- ＩＣメモリを塔載するＩＣカードと、ＩＣカードのデ
ータの入出力を制御するインターフェースと、前記イン
ターフェースが接続されるインテリジェント入出力ポー
トを有し、前記ＩＣカードに命令を与え、かつその命令
に応答してＩＣカードから送られてくるデータを受けと
り、そのデータに基づき演算処理を行なうホストコンピ
ュータとから構成され、ＩＣカードのＩＣメモリに書き
込むべきデータの末尾に第１のターミネータ及び第２の
ターミネータをこの順序で付加してホストコンピュータ
からインターフェースへ転送し、前記インターフェース
ではＩＣカードへの転送データ中の第２のターミネータ
を検知すると復帰動作を行ない、またＩＣカードからデ
ータをホストコンピュータに取り込む際前記インテリジ
ェント入出力ポートでは第１のターミネータを検知して
復帰動作を行なうことを特徴とするＩＣカードにおける
情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60047840A JPS61206055A (ja) | 1985-03-11 | 1985-03-11 | Ｉｃカ−ドにおける情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60047840A JPS61206055A (ja) | 1985-03-11 | 1985-03-11 | Ｉｃカ−ドにおける情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61206055A true JPS61206055A (ja) | 1986-09-12 |
Family
ID=12786562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60047840A Pending JPS61206055A (ja) | 1985-03-11 | 1985-03-11 | Ｉｃカ−ドにおける情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61206055A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01155539U (ja) * | 1988-04-18 | 1989-10-25 |
-
1985
- 1985-03-11 JP JP60047840A patent/JPS61206055A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01155539U (ja) * | 1988-04-18 | 1989-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE48736E1 (en) | Memory system having high data transfer efficiency and host controller | |
| EP0755540B1 (en) | Efficient addressing of large memories | |
| KR950007448B1 (ko) | 집적회로 메모리 시스템 | |
| JP2003512670A (ja) | 連結リストｄｍａ記述子アーキテクチャ | |
| US8266371B2 (en) | Non-volatile storage device, host device, non-volatile storage system, data recording method, and program | |
| CN115033520A (zh) | Iic数据传输方法、装置、单片机设备及存储介质 | |
| TWI715408B (zh) | 快閃記憶體控制器、記憶體裝置以及存取快閃記憶體模組之方法 | |
| CN106919343A (zh) | 周边接口电路与周边存储器系统 | |
| JPS61206055A (ja) | Ｉｃカ−ドにおける情報処理システム | |
| CN112052189B (zh) | 存储器装置、电子装置以及与其相关的读取方法 | |
| US4737908A (en) | Buffer memory control system | |
| KR100615694B1 (ko) | 복수개의 기능블럭을 제어하는 제어시스템 | |
| JPS61165170A (ja) | バス制御方式 | |
| JP2007140858A (ja) | メモリアクセス方法及びメモリアクセス装置 | |
| CN109656626B (zh) | 一种基于ahb总线sd卡数据自搬运方法及装置 | |
| TWI742565B (zh) | 記憶體裝置、電子裝置以及與其相關的讀取方法 | |
| JP2537541B2 (ja) | Ｄｍａ制御方式 | |
| JP2000215154A (ja) | Ｄｍａコントロ―ラ | |
| JPS63145581A (ja) | Ｉｃカ−ドシステム | |
| JP2876488B2 (ja) | 半導体ファイルメモリ装置 | |
| JP2001273014A (ja) | プログラマブルコントローラ | |
| JP2001229074A (ja) | メモリ制御装置と情報処理装置及びメモリ制御チップ | |
| CN118585471A (zh) | 一种基于qspi的flash数据读取控制器及读取方法 | |
| JPS61239339A (ja) | ペ−ジ・デ−タ転送制御方式 | |
| JPS61221858A (ja) | チヤネル処理方式 |