JPS61205151A

JPS61205151A - サ−マルヘツド制御装置

Info

Publication number: JPS61205151A
Application number: JP59228394A
Authority: JP
Inventors: Fujio Moriguchi; 森口　富士夫; Tomio Murayama; 村山　富雄; Toshihiko Nakayama; 中山　敏彦
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1984-10-30
Filing date: 1984-10-30
Publication date: 1986-09-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は画像情報をプリントアウトするためのサーマル
ヘッド制御装置に係り、特にサーマルヘッドの基板温度
に応じてメモリから読出す通電パルス幅をメモリからの
読出し速度で制御するサーマルヘッド制御装置に関する
。

〔従来の技術〕

第６図はサーマルヘッド６０及びその制御回路６６の一
般的な構成例を示す。

サーマルヘッド６０は、一般に、発熱抵抗体Ｒ１、Ｒ２
、・・・Ｒｎを形成したガラスエポキシ基板（いわゆる
ガラエボ基板）　６１と、通電制御のためのスイッチン
グトランジスタＴＲ＋、ＴＲｚ、・・・ＴＲｎ　、アン
ドゲート６３−１．６３−２．・・・６３−ｎ、並びに
画像情報信号ＳＶＯを入力するシフトレジスタを形成し
たシリコン基板６２とから成る。

印字は画像情報信号ＳＶＤに従って通電すべき発熱抵抗
体Ｒ＋−Ｒｎに選択的に通電して抵抗体を発熱させ、こ
の熱によって感熱紙に化学変化を起こさせるか、あるい
はインクドナーフィルムを介してなどしてプリントドツ
トを記録紙上に形成するようにすることは周知である。

例えば、シフトレジスタ６４に入力した画像情報信号Ｓ
ｖゎがｒｏｏｏｌｌｌｌｌｏｏ・・・」であるとすると
、左から４番目から８番目の抵抗体Ｒ４〜Ｒ１（図示せ
ず）を通電発熱させて、その前後は通電しない。印字の
タイミングは例エバ、１ラインの情報信号がシフトレジ
スタ６４にセットし終わった時点で、制御回路６６がら
アンドゲート６３〜１．６３−２．・・・６３−ｎの入
力の一方に一定幅の共通パルス信号Ｓ７を与えて行う。

通電電圧Ｖ、は、電圧調整器６５を制御回路の指令信号
ＳＸで調整して決定する。このような制御回路６６は、
例えばマイクロプロセッサである。

ところで、このようなサーマルヘッド６０の各発熱抵抗
体Ｒ８〜Ｒｎを画像情報信号ＳＶＯに応じて発熱させる
際、電力節約のため複数の発熱抵抗体をグループ分けし
て時分割で通電することが行われている。例えば、発熱
抵抗体の１ラインを８つのブロック（グループ）に分け
、印字すべきドツト数が１ラインの全ドツト数の１２．
５％（−１／８）以下である場合は８つのブロックに同
一のタイミングで通電するなど、８ブロック同時通電、
４ブロック毎２度の通電、２ブロック毎４度の通電、１
ブロック毎８度の通電（印字ドツト数１００％）の４通
りに設定する。

他方、高品位の印字を行うために、通電パルスの電圧と
幅（時間）を制御する必要がある。電圧は予め電圧調整
器６５の調整で固定されるため、通電パルス幅で印字濃
度を制御することとなる。しかし、ガラエボ基板６１は
ある程度の熱保持力があるため、同じパルス幅でも基板
６１の温度によって印字品質に変化が生じてしまう。

このため、基板６１の一ケ所又は複数ケ所に温度検出素
子ＤＴを設けて基板温度ＳＩＮを検出し、これを制御回
路６６に入力し基板温度ｓ’ｒｎに応じて最適印字が可
能であるように、通電パルス幅を制御する必要がある。

従来、この種のパルス幅の制御は第７図に示す半導体Ｒ
ＯＭ等のメモリ７２から記憶させたパルス幅を読出すこ
とで実行していた。メモリ７２の構成を第８図に示す。

メモリは上位ビットＨＯＢと下位ピッ）ＬＯＢに分かれ
、上位ピッ）ＨＯＢはパルス幅のデータをメモリするエ
リアを指定するものであり、下位ピッ）ＬＯＢはパルス
幅のデータをメモリするエリアである。

以上のような従来装置によると、メモリ７２の上位ビン
）ＨＯＢは画像情報信号Ｓ０に応じて上位ビットセレク
タ１１によって選択され、下位ビットＬＯＢは基板温度
ＳｔＨに応じた値をその上位ピッ）ＨＯＢに対応するブ
ロック中からカウンタ１６の一定のカウンタ出力で読出
す。

従って、基準温度に対して制御する温度幅が０℃〜５０
℃であり、これを５℃ずつの間隔（０〜５℃、６〜１０
℃、・・・、４６〜５０℃）でメモリするときは、１０
個のエリアが設けられ（ｎ＝１０）、指定されたエリア
の下位ビットＬＯＢから基板温度Ｓ工に応じたパルス幅
のデータが読み出される。各下位ビットは各アドレスに
、例えばｒｌｌｌｌｌｌｌｏｏｏｏＪのようなデータを
記憶しており、これを−周期として第９図（ａ）のよう
に読出し、パルス発生回路１３で第９図（ｂ）のような
パルス波形を得ることができ、これによってサーマルヘ
ッドを駆動する。

〔発明が解決しようとする問題点）しかし、従来のサーマルヘッド制御装置によれば、上位
ビットＨＯＢ及び下位ピッ）ＬＯＢを有するメモリ容量
が増大し、装置の価格を上昇させていた。また、基板温
度の変化によってアドレスを変える必要があり、パルス
幅の微小な調整が困難であった。これとは別に、前述し
た印字密度に応じて時分割によってグループ分けして、
印字するデータを記憶するメモリを必要とする。

〔問題点を解決するための手段および作用〕本発明は、
以上の事情に基づいて成されたものであり、小型のメモ
リで微小パルス幅の調整が可能なサーマルヘッド制御装
置を提供するため、通電パルス幅を記憶させたメモリの
少なくとも一部に基本パルス信号となる１つ又は小数の
データのみを記憶させ、且つサーマルヘッドの基板温度
に応じたプリセット値を与えるプリセットカウンタを具
え、このカウンタ出力でメモリの前記基本パルス信号の
読出し速度を変化させることにより、通電パルス幅を制
御するようにする。

〔実施例〕

以下、添付図面に従って本発明の詳細な説明する。尚、
各図において同一の符号は同様の対象を示す。

第１図は本発明の実施例を示す系統図であり、第６図の
制御回路６６の一部を成している。

第１図によれば、カウンタ１０、上位ビットセレクタ１
１、メモリ１２、パルス発生回路１３、クロック１４、
プリセットカウンタ１５、カウンタ１６、レジスタ１７
、ＡＤコンバータ１８、及びプリアンプ１９を具えてい
る。

カウンタ１０は画像情報信号ＳＶＯを、例えば１ライン
分毎にカウントし、そのカウント値ＳＣＶを上位ビット
セレクタ１１に入力する。尚、この画像情報信号ＳＶＯ
はサーマルヘッド６０（第６図）のシフトレジスタ６４
にも入力されるものであり、例えば、イメージセンサ等
が読取った信号列ｒｏ００１１１１０００１１１１・・
・」などを内容とする。従って、このカウンタ１０は、
例えば論理「１」毎にその内容をインクリメントされ、
全体としてカウントした論理「１」の数をカウント値Ｓ
ＣＶとして出力する。

上位ビットセレクタ１１は、このカウント値ＳＣＶが通
電ブロックＡ（ライン同時駆動）、Ｂ（２分割駆動）　
、Ｃ（４分割駆動）、Ｄ（８分割駆動）のいずれに属す
るかを判定するものであり、カウント値が０〜１２．５
％を示す場合にはブロックＡ（８ブロック同時通電）　
、１２．５〜２５％の場合にはブロックＲ（４ブロック
通電）、２５〜５０％の場合にはブロックＣ（２ブロッ
ク通電）、５０〜１００％の場合にはブロックＤ（１ブ
ロック通電）がそれぞれ指定される。このブロック指定
信号Ａ−Ｄはサーマルヘッドの発熱抵抗体の通電グルー
プを制御するためのタイミング選択回路（図示せず）へ
も送出される。

メモリ１２は、例えば半導体ＲＯＭであり、第２図に示
すようであり、４つのブロック（ａ）〜（ｄ）を有し、
この上位ビットＨＯＢが各通電ブロックＡ〜Ｄに対応す
る。下位ビフ１−ＬＯＢは基本パルス信号となる１つ又
は小数のデータのみを記憶している。従って、メモ１月
２の容量は第７図のメモリ７２の容量よりずっと小さく
できる。

ここで、メモリ１２の各ブロック（ａ）〜（ｄ）の下位
ビットＬＯＢがそれぞれｒｏｏｌｌｌｌｌｌｌｌｏｏｏ
Ｊ、「００１１１１１１００００旧、ｒｏｏｌｌｌｌｏ
ｏｏｏｏｏｏＪ、ｒｏｏｌｏｏｏｏｏｏｏｏｏ　Ｊであ
る基本パルス信号を記憶しているとする。符号「１」の
連続する部分はパルス信号の接続時間に対応し、８ブロ
ック通電から１ブロック通電へと通電される抵抗体の数
が増すに従って、基本パルス信号の持続時間は短（なる
ようになっている。

このため、例えば、ブロック（ｂ）の基本パルス信号を
ｔｏなる周期でメモリ１２から読出して通電していたが
、基板温度Ｓ？ＨがΔＴ”Ｃ上昇したとき、この温度Δ
Ｔに対応してパルス信号の続出周期をｋｔＯ（０＜ｋ＜
１）とすれば、ｋを適当な値とすることにより印字品質
を一定に維持できる。また、ΔＴ℃だけ基板温度５ｔｏ
ｐ’下降したとき周期をｋｔＯ（ｋ＞１）としても同様
である。

従って、メモリ１２は各ブロック（ａｌ〜（ｄ）にそれ
ぞれ１つの基本パルス信号のみを記憶し、これを０〜５
０℃までの１’Ｃずつの温度変化に対応して５０種類の
周期の読出しパルスで読出すことができる。

５℃ずつの温度変化に対応して１０種類の読出しパルス
を用いるようにすることも、１００種類の読出しパルス
で０．５℃毎の読出しを行うようにすることもできる。

また、メモリ１２の各ブロックｆａｌ〜（ｄ）に、例え
ば５つの基本パルス信号を記憶し、各パルス信号を１℃
ずつの温度変化に対応する１０種類のパルスで読出すよ
うにすることができるのも勿論のことである。

パルス発生回路１３はメモリ１２から読出した信号Ｓｏ
？に基づいて所定幅のパルス信号Ｓ工を形成するもので
あり、例えば、信号Ｓａｔの変化「０」＝「１」でセッ
トされ、変化「１」→「０」でリセットされるようなフ
リップフロップを用いる。

クロック１４はプリセットカウンタ１５を駆動するため
のものであり、かなり速い速度のクロック信号である。

プリセットカウンタ１５は後述するレジスタ１７の出力
をプリセット値ＰＳＴとし、プリセット値ＰＳＴの変更
に伴って出力ＣＴＩをを送出する速度（周期）を変化さ
せる。出力ＣＴＩはカウンタ１５のカウンタ値がプリセ
ント値ＰＳＴに到達すると発生し、この後直ちにカウン
タ１５はリセットされて次のカウンタを開始する。カウ
ンタ１６はをプリセットカウンタ１５の出力ＣＴＩで駆
動され、信号ＣＴＩの所定数毎に出力ＣＴ２を送出する
。

メモリ１２の各ブロック（ａ）〜（ｄ）が下位ビットＬ
ＯＢにそれぞれ１つのアドレスしか有しないとき、すな
わち基本パルス信号が１種類のみ記憶されているときは
、出力ＣＴ２が送出される毎に所定ブロックの下位ビッ
トが読み出される。下位ビットＬＯＢに複数のアドレス
があるときは、プリセット値の頭に読出すべきアドレス
のビットを基板温度ＳｉＭに基づいて付は加えるように
すればよい。

レジスタ１７は基板温度Ｓ？Ｈに基づいてカウンタ１５
のプリセット値ＰＳＴを発生させるものである。

すなわち、サーマルヘッド６０の基板６１の温度検出素
子ＤＴ　（第６図）が検出する温度信号ＳＴＨはプリア
ンプ１９で適当な大きさに増幅され、ＡＤコンバータ１
８でクロックＣＬＫ　（クロック１４と同じものでもよ
い）でサンプリングされ量子化された後、ディジタル符
号ＣＤに変換される。この符号ＣＤはレジスタ１７に一
時的に記憶されカウンタ１５のプリセット値ＰＳＴとな
る。

以上はプリセット値を形成する一般的な様子であり、メ
モリ１２の下位ビットＬＯＢのアドレスが１つである場
合はそのまま適用できる。しかし、アドレスが複数ある
場合にはそのアドレス指定もプリセット値ＰＳＴで行う
ため、例えばＡＤコンバータ１８などで基板温度ＳＴＨ
のコード符号にそのアドレスを自動的に付は加えるよう
にする必要がある。第７図の従来例ではＡＤコンバータ
１８の出力で直接アドレスを指定し、カウンタ１６の出
力でこれを読出すようにしている。従って、第１図の構
成でもアドレスデコーダ等を別余設けるようにしてもよ
い。

また、ＡＤコンバータ１８の出力ＣＤを直接プリセット
値ＰＳＴとして用いるのでなく、レジスタ１７の代わり
にＲＯＭを設け、出力ＣＤに応じたプリセット値ＰＳＴ
を与えるようにしてもよい。

次に、この実施例の動作を説明する。

例えば、画像情報信号ＳＶＯが１ライン分で「０００１
１１０１１０００００００Ｊであるとすると（実際には
もっとずっとビット数が多いが）、印字ビット数は５／
１６で約３１％であり、カウンタ１０はこれをカウント
して上位ビットセレクタ１１はブロック指定信号Ｃを発
生する。

また、第３図（ａｌで示すようなりロックに対して同図
山）で示すような加熱サイクルが主制御装置（図示せず
）から与えられているとする。

更に、ある基板温度ｓｙｏを温度検出素子ＤＴが検出し
、所定のプリセット値がプリセットカウンタ１５に与え
られ、このときカウンタ１６が与える出力ＣＴ２がクロ
ック周波数に等しいとする。このような出力ＣＴ、によ
ってメモリ１２のブロック伽）が読出され、実データＳ
Ｄ？がｒｌｌｌｌｏｏｏｏＪであるとすると、メモリ１
２からは第３図（ｂ）で示す加熱サイクルの間このデー
タＳＤ？が繰り返して読出され、その信号波形は第３図
（Ｃ）に示すようである。この信号ＳＤ？はパルス発生
回路１３によって第３図（ｄ）に示すようなオン時間Ｔ
Ｉ２オフ時間Ｔ２のパルス信号Ｓ７を得る。

この後、何らかの原因で基板温度ＳｔＯが下に下がった
とするとプリセット値ＰＳＴが例えば増大し、カウンタ
１６の出力信号ＣＴ、による読出し速度は遅くなる。従
って、例えば前述と同じデータＳＤｔは、同じ加熱時間
の間に第３図（ｅ）に示すように読出され、パルス発生
回路１３によって第３図（ｆ）で示すようなオン時間Ｔ
１、オフ時間Ｔ２のパルス信号ＳＰｗを得る。

従って、基板の温度が下がった分だけ通電パルスのパル
ス幅を増大し印字品質を一定とすることができる。

以上の説明はサーマルヘッドの特定の１つのブロックに
ついての説明であり、この例ではブロック指定信号Ｃが
発生しているため、２ブロック通電（２ブロツクずつ４
度の通電）を行うのであり、各ブロックへの時分割での
通電の様子は第４図（ａ）〜（ｄｌに示すようである。

すなわち、各信号の加熱サイクルを順次各ブロック（グ
ループ）に移行させている。

このように、基板温度の変化に対する続出し速度の変化
及びその読出す基本パルス信号を工夫することにより、
基Ｆｉ湯温度変化があっても印字品質を一定に保つこと
ができる。

尚、以上の説明では基板温度ＳＴＨが下がる場合につい
て示したが、逆に上がった場合にも同一データを用いて
パルス幅を相対的に小さくし、所望の制御ができるのは
勿論のことである。

また、メモリ１２の各ブロックの下位ビットが複数のア
ドレスを有する場合も同様である。

第５図は以上のような動作を示すフローチャートであり
、スター１−　（１）の後、画像情報信号をカウントし
て（２）、何ブロック通電になるかを判断する（（３）
〜（６））。この後、各々の通電系列で温度を検出して
（（７）〜αｌ１１）、パルス幅を決定するとともに（
（１１）〜（１２））　、時分割して加熱するための加
熱サイクルを与えるパルスがそれぞれのブロック通電に
対応して与えられたかを判断しく（１５）〜（１Ｂ））
、この判断の終了によって制御サイクルを終了する（１
９）。以上の説明で（１）〜（１９）の数字は第５図の
ブロック番号に対応する。

尚、第２図のメモリの上位ビットと下位ビットをそれぞ
れ別のメモリとして構成してよいのは勿論のことである
。また、本発明は時分割通電を行わない場合においても
適用できるのは明らかである。

〔発明の効果〕

以上説明したように、本発明によれば、通電パルス幅を
記憶させたメモリの少な（とも一部に基本パルス信号と
なる１つ又は小数のデータを記憶させ、且つサーマルヘ
ッドの基板温度に応じたプリセット値を与えるプリセッ
トカウンタを具え、このカウンタ出力で前記基本パルス
信号の読出し速度を変化させることによって、通電パル
ス幅を制御するようにしたため、小型のメモリで微小パルス幅の調整が可能なサーマルヘ
ッド制御装置を提供することができる。

【図面の簡単な説明】

第１図は本発明実施例の系統図、第２図（ａ）〜（ｄ）
は第１図の要部構成図、第３図（ａ）〜（ｆ）及び第４
図（ａｌ〜（ｄ）は本発明の実施例の動作を示すタイム
チャート、第５図は本発明の実施例の動作を示すフロー
チャート、第６図はサーマルヘッド制御装置の一般的構
成図、第７図は従来装置の系統図、第８図（ａ）〜（ｄ
）は第７部の要部構成図、第９図（ａ）、申）は第７図
の動作説明図である。符号の説明１０・・・カウンタ、　１１・・・上位ビットセレクタ
、１２・・・メモリ、　１３・・・パルス発生回路、１
４・・・クロック、　１５・・・プリセットカウンタ、
　１６・・・カウンタ、　１７・・・レジスタ、１８・
・・ＡＤコンバータ、　１９・・・プリアンプ、６０・
・・サーマルヘッド、　６１・・・カラエボ基板、′６
２・・・シリコン基ｌ７ｉＥ、６３−１〜６３−ｎ・・
・アンドゲート、　６４・・・シフトレジスタ、　６５
・・・電圧調整器、　６６・・・制御回路、　Ｒ１−Ｒ
ｎ・・・発熱抵抗体、　ＴＲ，〜ＴＲｎ　　・・・トラ
ンジスタ、ＤＴ・・・温度検出素子。特許出願人　富士ゼロックス株式会社代理人　弁理士　　松　原　伸　２同　同　村木清司同　同　平田忠雄同　同　上島淳− 同　同　鉛末　均第２図第４　図第３図第５ｍ（＋第８図第９図手続（甫正書　（方式）％式％１、事件の表示昭和５９年特許願第２２８３９４号２、発明の名称サーマルへラド制御装置３、補正をする者事件との関係　　特許出願人住　所　東京都港区赤坂三丁目３番５号名　称　（５４
’ｌ）富士ゼロ・νクス株式会社４、代理人　（〒１０
２）５、補正命令の日付昭和６０年２月２６日７、補正の内容明細書の第１７頁第４行目の「第２図（ａｌ〜（ｄ）」
を「第２図」と訂正する。手続（甫正書（方式）％式％１、事件の表示昭和５９年特許願第２２８３９４号２、発明の名称サーマルヘッド制御装置３、補正をする者事件との関係　特許出願人名　　称　　　富士ゼロックス株式会社４、代理人（〒
１０２）５６補正命令の日付図Ｔａ）〜（ｄ＋は・・・」を「第８図は・・・」と補
正すス−

Claims

【特許請求の範囲】

サーマルヘッドの発熱抵抗体を画像情報信号に基づいて
選択的にパルス通電するに際し、この通電パルス幅とし
て前記サーマルヘッドの基板温度に応じて異なる値をメ
モリから読出して与えるようにしたサーマルヘッド制御
装置において、前記基板温度に応じたプリセット値を与
えるプリセットカウンタを具え、また前記メモリは少な
くとも一部に前記基板温度に応じたパルス幅を与えるた
めの基本パルス信号を記憶させ、前記プリセットカウン
タの出力に応じた速度で前記メモリから前記基本パルス
信号を読出し、この読出した信号に基づいて前記サーマ
ルヘッドの発熱抵抗体に通電する制御部を設けたことを
特徴とするサーマルヘッド制御装置。