JPS61204932A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61204932A
JPS61204932A JP60045801A JP4580185A JPS61204932A JP S61204932 A JPS61204932 A JP S61204932A JP 60045801 A JP60045801 A JP 60045801A JP 4580185 A JP4580185 A JP 4580185A JP S61204932 A JPS61204932 A JP S61204932A
Authority
JP
Japan
Prior art keywords
layer
resist
pattern
carbon layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60045801A
Other languages
English (en)
Inventor
Katsuyuki Arii
有井 勝之
Takao Takahashi
伯夫 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60045801A priority Critical patent/JPS61204932A/ja
Publication of JPS61204932A publication Critical patent/JPS61204932A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は半導体装置の製造方法、詳しくは露光用マスク
の製作において、電子ビーム等の荷電粒子ビームを用い
る露光時の熱効果を減少するために、レジスト膜上にカ
ーボン膜をコートしておいてパターンを形成する方法に
関する。
〔従来の技術〕
マスクやレチクルを作るには、従来方法によるとガラス
基板上にクロム、酸化クロム等の光に不透明な金属薄膜
を形成し、この金属膜上にレジストを塗布してレジスト
膜を作り、このレジスト膜を露光し現像してレジストパ
ターンを作り、このレジストパターンをマスクにして金
M薄膜をエツチングしてマスク原版のパターンを形成し
てきた。
しかし、最近は微細パターンを形成するために、レジス
ト膜の露光には従来の光に代えて例えば電子ビームが用
いられ、直接レジスト膜を露光し、従来通りのレジスト
の現像、金属膜のエツチングによりサブミクロン幅のパ
ターンが形成されるようになった。
〔発明が解決しようとする問題点〕
前記したマスク等の製作において、電子ビーム等の荷電
粒子ビームの露光を行うと、局部的にレジストが加熱さ
れる。レジスト膜にこのようにして蓄積した熱は、下に
あるものが熱伝導率の低いガラス基板であるので拡散し
て逃げることなく局部的に留まったままで残る。この熱
は、レジストに反応して、レジストは局部的に感光され
たと同様になり、パターン幅が設計したものよりも拡が
る問題、すなわち微細パターンが正確にレジスト膜に形
成されない問題がある。
以上に加えて、EB照射によりレジストe表面に電界が
発生し、この電界が正確なIEB描画を妨げる問題もあ
る。
〔問題点を解決するための手段〕
本発明は、上記問題点を解消したEBの直接描画等によ
る露光用マスク及びレチクルの製造方法を提供するもの
で、そのf段は、ガラス基板上に順に金属層、レジス1
一層およびカーボン層を形成する工程、電子ビームをカ
ーボン層を通しレジスト層に照射する工程、カーボン層
を除去し、レジスト層を現像してレジストパターンを作
る工程、レジストパターンをマスクに金属層をエツチン
グして金属パターンを作る工程、およびレジストパター
ンを除去する工程を含み露光用マスクを作ることを特徴
とする半導体装置の製造方法によってなされる。
〔作用〕
上記方法乙ごおいては、EB等の荷電粒子ビームを透過
させる厚さのカーボン層をレジス1一層の上シニ形成し
、EB等の照射はこのカーボン層を通してなされるので
、レジス1−膜に発生ずる熱はカーボンY−によって横
方向に拡散され、また、レジス1−1−の表面に作られ
る電界もカーボンI−によって消されるので、レジスト
膜が局部的に熱せちれまたは電界をもった状態が防止さ
れ、パターンがレジス1−iiに正確に描画され、かく
して得られたレジストパターンにより金属層がエツチン
グされ、微細なマスクパターンが正確に形成されるもの
である。
〔実施例〕
以下、図面を参照して本発明の実施例を詳細に説明する
第1図ないし第5図に本発明の方法を実施する工程にお
けるマスクを作るガラス基板要部が断面図で示される。
先ず第1図に示されるように、石英ガラス基板1 (厚
さ2.3mn+ 、126.6mm口)上に金属層例え
ばクロムN2をスパッタによって700人の厚さに、次
いでEBレジスト屓3 (レジストはPGMA系の東京
応化■製の0EBR−100ネガ型レジスト)を120
00人の厚さに、次いでダイヤモンド状またはアモルフ
ァス状でないカーボン層4 (例えばグラファイト)を
プラズマ化学気相成長(CVD )法で15000人の
厚さに堆積し、電子ビーム5を照射する。カーボン層は
EBを透過させるよう700人の厚さに形成しであるの
で(1μmまで透過性あり)、′fj、Bはカーボン層
4を透過してレジスト層3を露光する。このとき、レジ
スト層3に発生する局部的な熱と電界はカーボン層4に
よって拡げられまたは消されるので、レジスト層3には
微細パターンが正確に描画される。
次に、第2図に示される如く、酸素(02)プラズマを
用いてカーボン層4をエンチング除去し露光されたレジ
スト層3を露出する。
次いでレジスト層3を、第3図に示される如くIPA 
 (イソプロピルアルコール)と肝K (メチルエヂル
ケトン)の混合液を用いて現像すると、レジストパター
ン3aが作られる。
次いで、第4図に示されるように、レジストパターン3
aをマスクにしてクロム層2をエツチングすると、クロ
ムパターン2aが作られる。
最後に、レジストパターン3aを除去すると、基板1上
にクロムパターン2aが第5図に示されるように残る。
〔発明の効果〕
以上説明したように本発明によれば、レジスト層の上に
EB等の荷電粒子ビームを透過させるカーボン層を設け
ることにより、EB等の照射時にレジスト層が局部的に
加熱されまたは電界が発生″j′ろことが防止され、マ
スクの微細パターンが正確に形成される効果がある。な
お、本発明の通用範囲は上記の例に限定されるものでな
く、その他のレジスト等を用いる場合にも及ぶものであ
る6
【図面の簡単な説明】
第1図ないし第5図は、本発明の方法を実施する工程に
おけるマスク基板要部の断面図である。 図中、1はガラス基板、2はクロム層、2aはりol、
のパターン、3はレジスト層、3aはレジストパターン
、4はカーボン層、5はEB、をそれぞれボす。 区          区       区P−C,I
           (’f’。 成          昧       濠区    
    区 寸          U) 渋        味

Claims (1)

    【特許請求の範囲】
  1.  ガラス基板上に順に金属層、レジスト層およびカーボ
    ン層を形成する工程、荷電粒子ビームをカーボン層を通
    しレジスト層に照射する工程、カーボン層を除去し、レ
    ジスト層を現像してレジストパターンを作る工程、レジ
    ストパターンをマスクに金属層をエッチングして金属パ
    ターンを作る工程、およびレジストパターンを除去する
    工程を含み露光用マスクを作ることを特徴とする半導体
    装置の製造方法。
JP60045801A 1985-03-08 1985-03-08 半導体装置の製造方法 Pending JPS61204932A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60045801A JPS61204932A (ja) 1985-03-08 1985-03-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60045801A JPS61204932A (ja) 1985-03-08 1985-03-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61204932A true JPS61204932A (ja) 1986-09-11

Family

ID=12729370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60045801A Pending JPS61204932A (ja) 1985-03-08 1985-03-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61204932A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004505462A (ja) * 2000-07-31 2004-02-19 アプライド マテリアルズ インコーポレイテッド リソグラフィーの間にレジストの加熱を予測及び補正する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004505462A (ja) * 2000-07-31 2004-02-19 アプライド マテリアルズ インコーポレイテッド リソグラフィーの間にレジストの加熱を予測及び補正する方法

Similar Documents

Publication Publication Date Title
US6015650A (en) Method for forming micro patterns of semiconductor devices
US4174219A (en) Method of making a negative exposure mask
JP2001308002A (ja) フォトマスクを用いたパターン作製方法、及びパターン作製装置
JPS5851412B2 (ja) 半導体装置の微細加工方法
JPS61204933A (ja) 半導体装置の製造方法
JPS61204932A (ja) 半導体装置の製造方法
US5104481A (en) Method for fabricating laser generated I.C. masks
JPS61273546A (ja) 金属シリサイドフオトマスクの製造方法
US5468576A (en) Method for manufacturing exposure mask
JPH03129349A (ja) フォトマスクの製法
JPS61138257A (ja) マスク基板
JPS6169130A (ja) パタ−ン形成方法
JPS59128540A (ja) フオトマスク
KR940007445B1 (ko) 마스크(Mask)의 제조방법
JPH01154060A (ja) フォトマスクの製造方法
JPS6289053A (ja) フオトマスク
JPH0685070B2 (ja) レジストパターンの現像方法
JPS60123842A (ja) ホトマスクの製造方法
JPS62125352A (ja) フオトマスクの製造方法
JPS61181130A (ja) パタ−ン形成方法
JPH04318852A (ja) レジスト・パターン形成方法
TW384417B (en) Manufacturing method for phase shift masks
JPS6281027A (ja) 微細パタ−ン形成方法
JPH01248150A (ja) 潜像の形成方法
JPS5968744A (ja) フオトマスクの製造方法