JPS61204775A - 回路図自動生成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 Ａ、概要 Ｂ、産業上の利用分野 Ｃ０従来の技術 り０発明が解決しようとする問題点 Ｅ０問題点を解決するための手段（第１〜第３図）２０
作用 Ｇ、実施例 システム構成の説明（第４図） 論理段数による回路シンボルの配置 （第５図、第６図） 複数シンボルのグループ化配置 （第７図〜第ｎ図） 回路図のページ化（第１３図、第１４図）電源系および
非電源系シンボルの分離 （第１５図〜第１９図） 各シンボルの配線領域の確保（第墓図〜第２２図）Ｈ６
発明の効果 〔概要〕 回路図を自動的に生成するシステムにおいて各部品シン
ボルを配置するに当シ、入出力端子間の論理段数の値を
求めることを行□なって、回路部品シンボルの配置を決
定し、各部品シンボルの端子間の接続情報から配線を行
ない、回路図を自動的に生成するようにしたもので、論
理段数に応じて回路部品シンボルを配置するので、信号
の流れの理解を容易にする。

〔産業上の利用分野〕

本発明は回路図を自動的に生成するシステムに係シ、特
に回路部品とその接続の情報とから信号の流れを見やす
く理解しやすい回路図を容易に作成することができる回
路図自動生成方法に関するものである。

近年、回路部品とその接続情報とを計算機に与えること
によって回路図を自動的に生成することによって、従来
熟練と労力とに頼って行われてきた回路図作成を人手を
要することなく容易Ｋかっ迅速に行うことができ、回路
設計者の負担を軽減することが要望されるようになって
きた。

〔従来の技術〕

しかしながら、従来はメモリに記憶した回路部品とその
接続情報とからプリント板パターンを自動的に生成する
ことが行なわれているのみで、これらの情報から回路図
を自動的に生成することは行なわれていなかった。この
ため、本発明者等は別出顯で回路部品とその接続情報か
ら回路図を自動的に生成する方法を提案した。

この方法は回路部品を自動的に配置した後、接続すべき
２点を見つけ、この２点を最適のルートで配線するもの
である。

〔発明が解決しようとする問題点〕

この出願による回路図自動生成システムは、回路図を自
動的に生成することができるので、回路設計時における
設計者の負担を軽減することができる。ところが、回路
部品シンボルの配置について特別の配慮をしていないた
め、人出万端間の論理回路の論理段数が、まちまちとな
シ、信号の流れが理解しにくかった。

〔問題点を解決するための手段〕

本発明の回路図自動生成方法においては、上記のことを
考慮して、第１図に示すようにステップＳ１で回路図上
の入出力端子間において、回路シンボルを通過するごと
に順次増加するように定めた論理段数の値を求め、次に
ステップＳ８で、これらの情報に基づいて回路部品シン
ボルの配置を決定し、ステップＳ８で各部品シンボルの
端子間の接続の情報から配線を行ない、回路図を自動的
に生成する。又論理回路に付随する抵抗、コンデンサ等
はまとめて配置した方がよいため、第２図の如くステッ
プＳ４で複数のシンボルをルールに従ってグループ化し
、しかる後第１図のことを行なうようにした。更には、
第３図の如くステップＳ９で論理段数に応じて仮想的に
無限大の図面上に配置した後、ステップＳｌｏで分割す
るようにした。

〔作用〕

このように本発明の回路図自動生成方法では、基本的に
は各入出力端子間の各部品シンボルの論理段数に従って
回路部品を配置する。このため信号の流れがわかシやす
くなる。

〔実施例〕

〔システム構成の説明〕 第４図は本発明の回路図自動生成方法の一実施例を示し
たものであって、１は回路部品およびその接続情報を収
容するファイル、２は変換部、３は作業用ファイル、４
は自動配置システム、５は自動配線システム、６は変換
部、７は回路図ファイル、８はライブラリ、９は出図シ
ステムである。

例えば、プリント回路基板の自動設計に使用した回路部
品およびその接続情報は、コーディングされてファイル
１にロードされる。ファイル１にロードされる情報とし
ては、論理回路合成システムからの回路合成言語で設計
した回路の接続情報等であってもよい。ファイル１に保
持された情報は、これを読み出してプリント回路基板の
設計や部品手配システム等にも利用し得るものである。

変換部２は、ファイル１に保持されている回路部品およ
びその接続情報から回路図生成の作業に必要なデータを
取出すとともにライブラリ８に保持されている回路シン
ボルの形状等のデータを取出して、作業用ファイル３に
入力する。作業用ファイル３においては、自動配置シス
テム４に定められている配置方法に従って作業を行って
、各シンボルの配置を決定する。さらにこの場合自動配
置システム４０代シに自動配線システム５を用いること
によって、各シンボル間における配線を決定することが
できる。

一方、回路図ファイル７には例えば既存のＣＡＤシステ
ム等のファイルが格納されている・変換部６は作業用フ
ァイル３から必要なデータを取出して回路図ファイル７
に与え、回路図ファイル７ではこれらのデータとライブ
ラリ８に保持されている回路シンボルの形状等のデータ
とを参照して、回路図のデータを作成する。出図システ
ム９は回路図ファイル７のデータに基づいて、例えば紙
の上に回路図を生成する。

〔論理段数による回路シンボルの配置〕本発明の回路図
自動生成方法においては、回路の論理段数から図面上に
おける回路シンボルの配置位置を決定する。

すなわち一般的な回路図においては、信号の流れが図面
の左側から右側へ向って生じるようになっていることに
着目し、電気的な接続情報を回路の入力側から順次出力
側へ追跡して、回路の電気的な論理段数を求めた後、そ
の論理段数に応じた図面上の位置に、左から順に配置す
るようにする。

ここに言う論理段数とは回路図における単調に左から右
へ向うパス上で、入力端子を１段目として、以後シンボ
ルを１個通過するごとに段数を１段増すようにして定め
た数を指すもの・であって、回路図上における各シンボ
ルの位置を規定するものである。

一例として、第５図に示されたような接続情報を有する
回路における論理段数を決定する方法について説明する
と、まず外部端子を調べてその端子が入力端子であるか
出力端子であるかを決定する。例えば第５図において端
子ＥＸＴ　１はインバータＩｓの入力側に接続されてい
るので入力端子であ、り、ＥＸＴ３はフリップフロップ
ＦＦの出方側に接続されているので出力端子とする。入
出力端子の場合は出力端子と同様に扱うものとする。

続いて入力側の外部端子から接続関係を順次追跡して、
各回路シンボルごとに論理段数を決定する。第５図にお
いて各回路シンボルについて（）内に示された番号は、
このようにして決定されたそれぞれの回路シンボルの論
理段数である。この際、複数段数の入力があるシンボル
は、大きい方の番号を与えるものとする。ただし接続関
係がループしている場合には、段数のカウントを停止す
る。

第６図はこのようにして決定された論理段数に基づく、
各回路シンボルの配置と配線とを示したものである。す
なわちすべての回路シンボルの論理段数が決定したとき
、予め用意された格子内に、行方向に論理段数を、列方
向にパスをとって、入力端子を最小の論理段数として左
から論理段数の小さい順に、上から順次大きい番号の出
力端子に接続されるパスの順に（第６図の例では端子Ｅ
ＸＴ５、　ＥＸＴ４．　ＥＸＴ３の順に）、回路シンボ
ルを配置する。なおこの際出力側の外部端子はすべて最
大の論理段数に統一するものとする。

このようにして各回路シンボルの配置が終了したとき、
各シンボルのピン間を第４図に示された自動配線システ
ムに従って配線することによって、回路図を生成する。

すなわち各シンボル間の接続（ネットと呼ぶ）を行うた
めの情報として、第４図におけるファイル１にロードさ
れる接続情報において、各シンボルにネット番号が付さ
れていて、自動配線システムにおいては、同じネット番
号を有するピン間を接続するように配線を施すことによ
って、回路図を生成する。第６図において、各シンボル
の入力および出力に付された小文字の数字はネット番号
を示している。

〔複数シンボルのグループ化配置〕

さらに本発明システムにおいては、関連性の強イ複数シ
ンボルをグループ化して１個のシンボルとしてまとめて
配置することによって、よシ理解しやすい回路図を生成
することができる。

前述のように論理段数のみから回路シンボルを自動配置
した場合、プルアップ抵抗、パスコン等が論理シンボル
から離れた場所に配置されることがあシ、そのため見や
すい回路図を生成することができないという問題がある
。またシンボル間の配線数が多いシンボル同志をまとめ
るという方法も考えられるが、この方法によった場合は
機能単位にまとめることができないという不都合がある
。

しかしながら関連性の強い複数回路シンボルごとにまと
めてグループ化し、１個のシンボルと同様に扱って配置
を行うことによってこのような問題点を解決し、よシ見
やすく機能を理解しやすい回路図を生成することができ
るようになる。

本発明のシステムでは、まとめて配置すべき回路シンボ
ル群のパターンはそれほど多くないことから、グループ
化のパターンを規則化して自動配置システム中に規定し
ておくことによって、対象回路中に特定のパターンと同
じパターンが検出されたとき、その回路シンボルをグル
ープ化して、１個のシンボルとして扱って処理を行うよ
うにする。

以下、第７図ないし第ｎ図によってグループ化のパター
ンを説明する。

第７図は出力ピンと２端子素子のグループ化を説明する
ものであって、（ａ）はＩＣ素子３１の出力ピンと電源
ｐ＋ｓｖとの間に２端子素子諺を接続している場合に、
これらを点線で囲んで示すようにグループ化した場合を
示し、伽）はＩＣ相当のシンボルあの出力ピンと電源（
接地）との間に接続されている２端子素子あとをグルー
プ化した場合を示している。なおここでＩＣ相当のシン
ボルとは、トランジスタおよびＩＣ−外部端子間、　Ｉ
Ｃ間に接続される２端子素子を指し、２端子素子には集
合抵抗等のような２端子集合素子を含むものとする。

第８図は入力ピンと２端子素子のグループ化を説明する
ものであって、（ａ）はＩＣ素子弱の入力ピンと電源（
接地を含む）間に２端子素子ア、３７が接続されている
場合に、これらをグループ化した場合を示し、〜）は３
人力ＩＣ素子羽の１人力に２端子素子３９が接続されて
いる場合に、これらをグループ化した場合を示している
。

第９図はパスコンのグループ化を説明するものであって
、電源系シンボルであるコイル４０　、抵抗４１および
電源（接地を含む）間に接続されるコンデンサ４２１．
４２ｍ　、　４２ｍ　、　４２４　′ｔ−グループ化し
た場合を示している。

第１０図はラッチ回路のグループ化を説明するものであ
って、２個の論理素子のシンボル４３．４４カ互に一方
の出力が他方の入力に接続されている場合に、これらを
グループ化した場合を示している。

第１１図はカウンタのグループ化を説明するものであっ
て、複数個のカウンタＩＣのシンボル４５１，４５意＊
４５ｇが縦続に（前段のキャリーピンＣが次段のイネー
ブルピンＥに接続されるように）なっている場合に、こ
れらをグループ化した場合を示している。

以上説明したようにパターンを処理対象回路から検出し
た場合に、グループ化の処理を行う。グループ化の処理
は、グループ化すべき複数シンボルのそれぞれの固有領
域を合成して新たな占有領域として付与し、これを１つ
のシンボルとして図面上に配置することによって行う。

第ｎ図はグループ化したシンボルの配置方法を説明する
ものである。同図において、（ａ）はシンボル４６　、
４７をグループ化したときのシンボル占有領域化を点線
で囲んで示したものでアシ、（ｂ）はこのようにして定
められた新たな占有領域栃を、予め格子を設けた図面上
に複数の格子枠を用いて配置することを示している。

このようにして配置が終了したシンボルについて、シン
ボル間の配線を行って回路図を生成する。

〔回路図のページ化〕

自動生成する回路図面を複数ページに分割する必要があ
る場合は、各シンボルの配置と同時にページの分割を行
おうとすると、回路シンボルの配置の際にページを意識
して行わねばならず、どのページに配置すべきかの決定
が難しく処理が複雑になる。

そこで本発明のシステムではこのような場合、一旦、全
体を大きな１枚の図面として生成した後、これを各ペー
ジに分割することによって、効率的に回路シンボルの配
置とページ分割を行うことができるようにしている。

すなわち、この場合の回路図は複数ページから構成され
ることを前提として、大きさが無制限の仮想図面上に各
シンボルを配置し、全シンボルの配置を終了したのち指
定の大きさの用紙にそれぞれ納まるようにページ分割処
理を行うことによって、回路図を生成する。

これによってシンボルの配置を行う際にページを意識す
る必要がなくなるため、自動配置のアルゴリズムを簡単
にすることができる。また処理時間を短縮することが可
能になる。さらにページ分割後に各ページを平面上に配
列することによって、全体の信号の流れが理解しやすく
なるという利点もある。

第１３図はシンボルの配置が終了した仮想図面を示した
ものである。同図に示すように各シンボル間の配線はま
だ行われていないものとする。この図面は指定用紙の大
きさく応じて、１点鎖線で示すように分割される。

第１４図はページ分割された回路図を示している。

同図においてＰｌ、　Ｐｌ　、・・・、Ｐｎは分割され
たｎ枚の図面を示したものである。この状態で分割され
た各図面ごとに、各シンボルビン間の配線を行う。この
とき、他のページの回路と接続される配線には信号結合
子シンボルを自動発生させ、これによって各図面間の結
合を行うことができるようにする。

信号結合子シンボルを発生させる位置は、そのページに
記載されている回路図に対して入力であれば左端とし、
出力であれば右端とする。第１４図においてＡ１．Ａ２
．Ａ３は入力端子、Ａ、Ｂ、Ｃは出力端子を示し、ＳＧ
Ｃは分割部に発生された信号結合子を例示している。

〔電源系および非電源系シンボルの分離３次に本発明の
回路図自動生成システムにおいては、回路を構成する各
シンボルを電源系シンボルと非電源系シンボルとに分離
してから、回路シンボルの配置位置を決定する。

すなわち、電源系シンボルと非電源系シンボルとを分離
せずに、決定した論理段数のみに基づいて図面上に配置
しようとすると、回路図内にパスフンやコイル等の電源
系シンボルが散在して見にくい回路図になるおそれがあ
るが、電源系シンボルと非電源系シンボルとを分離して
配置すれば回路図が見やすくなるとともに、回路図の理
解が容易になる。

第１５図は一般的な回路の接続情報を示したものである
。同図に示すごとく各シンボル間の接続（ネット）にロ
ードされる接続情報において、電源系と非電源系との区
別ができるようにネット番号が付されている。第１５図
において負号を付して示されたネット番号は電源系に対
するものであシ、そうでないものは非電源系に対するも
のである。

従って第４図における自動配置システム４において、電
源系シンボルと非電源シンボルとを分離して識別し、例
えばこれらをそれぞれ異なる場所に配置する等の方法に
よって、回路図を見やすく理解しやすいものとすること
ができる ただしこのようにネット番号のみによって識別して、電
源系シンボルと非電源系シンボルとを分離するようにす
ると、プルアップ抵抗等が電源系シンボルに分類される
ため、回路図が見にくくなるおそれがあるので、さらに
次のような分離方法を行う。

すなわち非電源系の回路シンボルは次の４′Ｐ１類であ
るとし、これ以外はすべて電源系回路シンボルとする。

■　ＩＣシンボルおよびＩＣと同等のシンボルここでＩ
Ｃと同等のシンボルは、以下のものを現わすシンボルと
する。

（１）トラン、ジスタ、ダイオード等の能動素子（２）
　　ＩＣ間およびＩＣと外部端子間に接続される２端子
受動素子。第１６図において点線で囲んで示すシンボル
１１〜１４はこのようなシンボルである。

■　ＩＣシンボルおよびＩＣと同等のシンボルの出力ビ
ンに接続されるシンボル。

第１７図において点線で囲んで示すシンボル１５〜１８
は、このようなシンボルである。

■　電源ネット以外の外部端子に接続されるシンボル。

第１８図において点線で囲んで示すシンボル１９゜冗は
このようなシンボルである。

■　一端が電源（接地を含む）に接続され、他端がＩＣ
およびＩＣと同等なシンボルの入力ピンに接続される２
端子受動素子シンボル。

第１９図において点線で囲んで示すシンボル２１は、こ
のようなシンボルである。

本発明のシステムでは、このようにして一般的な論理回
路内の回路シンボルを電源系と非電源系とに分離するこ
とができ、従ってこのようにして分離されたそれぞれの
シンボルを異なる場所に分けて配置する等の方法をとる
ことができるので、見やすくかつ理解しやすい回路図を
作成することができる。

〔各シンボルの配線領域の確保〕

また本発明の回路図自動生成システムにおいては、回路
を構成する各シンボルに対して、それぞれのビン数に応
じて配線領域を確保する。

回路シンボルはその種類に応じて入出力のビン数が異な
っておシ、従ってシンボルの種類に応じて配線の領域を
予め確保しておかないと、各回路シンボルが密集して配
置されるため、自動配線システムで配線を行うことがで
きないという事態を生じるおそれがある。また逆に、各
シンボルに均一に十分な配線領域を与えて配置した場合
は、空き領域が多くなって見にくい回路図になるおそれ
がある。

″　　□そζで本発明のシステムでは、回路シンボルの
ビン数が多い場合はその付近の配線密度が高くなる確率
が大きいから、回路シンボルのビシ数に応じて各シンボ
ルに付与する領域の大きさを定めるように、シンボルを
自動配置する。

第蜀図は回路シンボルに付与すべき領域の大きさを説明
している。同図において（ａ）は入力側に３ビン、出力
側に１ビンを有するシンボルの場合を示し、回路シンボ
ルａに固有の領域Ａｏを与えるとともに、入力側に３ビ
ン分の領域Ａｔ’ｊ−１出力側に１ビン分の領域Ａ！ヲ
それぞれビンの周辺に与えることが示されている。また
（ｂ）は入力側に５ピン、出力側に３ピンを有するシン
ボルの場合を示し、回路シンボルｂに固有の領域Ｂｏｉ
与えるとともに、入力側に５ビン分の領域Ｂｌを、出力
側に３ビン分の領域Ｂｚｔ−それぞれピンの周辺に与え
ることが示されている。

回路図への回路シンボルの配置は、予め図面を格子状に
区切っておいて、シンボルをそれぞれ格子枠内に配置す
ることによって行う。もしもシンボルが１つの格子枠内
に納らないときは、隣接する複数個の格子枠を用いるよ
うにする。ただし逆に１つの格子枠を複数シンボルで利
用することはできないものとする。

第２１図は回路シンボルを格子枠内に収容する方法を説
明するものであって、第頷図（ａ）　、　（ｂ）に示さ
れたそれぞれの回路シンボルａ＋ｂに対し、それらを収
容するに足る複数個の格子枠が割当てられることが示さ
れている。この際各シンボルのピンが存在する方向に、
かつビン数に応じて多くの面積を与えるように、シンボ
ルを格子枠内に配置することによって、よυ配線が容易
になる。

第ｎ図は配線のための領域を考慮することなく回路シン
ボルを配置した例を示し、第２０図について説明したビ
ン数に応じた領域の付与、および第２１図について説明
したビン数に応じた領域のマージンが設定されていない
ため、回路シンボルａ。

ｂがそれぞれ配線不能な状態に配置されたことが示され
ている。

〔発明の効果〕

以上説明したように本発明の回路図自動生成方法によれ
ば、回路部品シンボルと各部品シンボルの端子間の接続
の情報から、各回路シンボルが電源系と非電源系とに分
離して配置され、かつ信号の流れに沿って配置されてい
るので見やすく理解しやすくなる。また生成した回路図
を出図するとき任意の大きさに分割できる。

さらに各回路シンボルの入出力の端子数に応じて配線の
ための領域が付与されているので、各回路シンボルの配
置後に所要の配線を自動的に行うことができなくなる事
態の発生を防止することができる。

【図面の簡単な説明】

第１図ないし第３図は本発明のフローを示す図、第４図
は本発明の回路図自動生成システムの一実施例を示すシ
ステム構成図、 第５図は接続情報の例を示す図、 第６図は回路シンボルの配置状態を示す図、第７図は出
力ピンと２端子素子のグループ化を説明する図、 第８図は入力ピンと２端子素子のグループ化を説明する
図、 第９図はパスコンのグループ化を説明する図、第１０図
はラッチ回路のグループ化を説明する図、第１１図はカ
ウンタシンボルのグループ化を説明する図、 第ｎ図はグループ化されたシンボルの配置方法を示す図
、 第１３図は仮想図面を示す図、 第１４図はページ分割された回路図を示す図、第１５図
は回路の接続情報の例を示す図、第１６図はＩＣと同等
のシンボルを示す図、第１７図はＩＣと同等のシンボル
の出力ピンに接続するシンボルを示す図、 第１８図は電源ネット以外の外部端子に接続されるシン
ボルを示す図、 第１９図は一端が電源に、他方がＩＣおよびＩＣと同ｅ
なシンボルの入力ピンに接続されるシンボルを示す図、 第四図は回路シンボルに対して付与すべき領域の大きさ
を説明する図、 第２１図は配線領域を付与された回路シンボルを回路図
へ配置した例を示す図、 第２２図は配線領域を付与されない回路シンボルを回路
図へ配置した例を示す図である。 １・・・回路部品およびその接続情報を収容するファイ
ル ２・・・変換部 ３・・・作業用ファイル ４・・・自動配置システム ５・・・自動配線システム ６・・・変換部 ７・・・回路図ファイル ８・・・ライブラリ ９・・・出図システム

Claims (3)

【特許請求の範囲】
1. （１）回路部品シンボルと各部品シンボルの端子間の接
   続の情報から回路図を自動的に生成する方法において、 入力端子と出力端子間の論理段数を求めるステップ（Ｓ
   ＿１）、 論理段数に応じて部品シンボルの配置を決定するステッ
   プ（Ｓ＿２） を含むことを特徴とする回路図自動生成方法。
2. （２）回路部品シンボルと各部品シンボルの端子間の接
   続の情報から回路図を自動的に生成する方法において、 複数の回路シンボルをグループ化するステップ（Ｓ＿４
   ）、 入力端子と出力端子間の論理段数を求めるステップ（Ｓ
   ＿５）、 論理段数に応じて部品シンボルの配置を決定するステッ
   プ（Ｓ＿６） を含むことを特徴とする回路図自動生成方法。
3. （３）回路部品シンボルと各部品シンボルの端子間の接
   続の情報から回路図を自動的に生成する方法において、 入力端子と出力端子間の論理段数を求めるステップ（Ｓ
   ＿８）、 該論理段数によつて仮想画面上に配置を行なうステップ
   （Ｓ＿９）、 該仮想画面を分割するステップ（Ｓ＿１＿０）を含むこ
   とを特徴とする回路図自動生成方法。