JPS61201467A - 超電導トランジスタ集積回路 - Google Patents
超電導トランジスタ集積回路Info
- Publication number
- JPS61201467A JPS61201467A JP60041119A JP4111985A JPS61201467A JP S61201467 A JPS61201467 A JP S61201467A JP 60041119 A JP60041119 A JP 60041119A JP 4111985 A JP4111985 A JP 4111985A JP S61201467 A JPS61201467 A JP S61201467A
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- substrate
- integrated circuit
- electrodes
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76891—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by using superconducting materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53285—Conductive materials containing superconducting materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は極低温で動作する超電導トランジスタにおいて
、特に半導体と超電導体とを組み合わせ、制御電極を有
する゛シ界効果凰の超電導トランジスタ回路に好適な超
電導トランジスタ集積回路に関する。
、特に半導体と超電導体とを組み合わせ、制御電極を有
する゛シ界効果凰の超電導トランジスタ回路に好適な超
電導トランジスタ集積回路に関する。
半導体を有し、かつその特性を制御するための電極を有
する超電導デバイスとしては、ティー・ディー・クラー
ク（Ｔ、Ｄ、Ｃ１ａｒｋ）によって提案されたＪＯＦＥ
Ｔ（ジャーナル・オブ・アプライド・フィツクス（Ｊ、
Ａｐｐｌ、Ｐｈｙｓ、） ５１ 、２７３６ （１９８
０））が知れている。このデバイスは電流利得が１以上
になることはなく、回路利得及び回路安定動作の点から
満足できなかった。これらの問題を解決する超電導デバ
イスが、特開昭５７−１０６１８６に開示されている。
する超電導デバイスとしては、ティー・ディー・クラー
ク（Ｔ、Ｄ、Ｃ１ａｒｋ）によって提案されたＪＯＦＥ
Ｔ（ジャーナル・オブ・アプライド・フィツクス（Ｊ、
Ａｐｐｌ、Ｐｈｙｓ、） ５１ 、２７３６ （１９８
０））が知れている。このデバイスは電流利得が１以上
になることはなく、回路利得及び回路安定動作の点から
満足できなかった。これらの問題を解決する超電導デバ
イスが、特開昭５７−１０６１８６に開示されている。
しかし、この構造では２つの超電導電極の間に制御する
ための電極を設けることができない。
ための電極を設けることができない。
又、この単一デバイスで回路をいかに構成し、集積化を
行うかについては明示されていない。
行うかについては明示されていない。
本発明の目的は、半導体と超電導体とを組み合わせた極
低温で動作するトランジスタ型のデバイスからなる集積
回路において、デバイスの性能を向上させ、スイッチン
グ速度の高速化、回路構成を容易にし回路の高集積化を
可能とする超電導トランジスタ集積回路を提供すること
にある。
低温で動作するトランジスタ型のデバイスからなる集積
回路において、デバイスの性能を向上させ、スイッチン
グ速度の高速化、回路構成を容易にし回路の高集積化を
可能とする超電導トランジスタ集積回路を提供すること
にある。
本発明は上記目的を達成するために、半導体チャネルに
よって結ばれた、第１及び第２の超電導電極と、該半導
体と絶縁膜によって隔てられた第３の制御用電極で構成
されている超電導トランジスタにおいて、低キャリヤ濃
度の半導体層に選択的に不純物を高濃度に導入した。基
板とソース。
よって結ばれた、第１及び第２の超電導電極と、該半導
体と絶縁膜によって隔てられた第３の制御用電極で構成
されている超電導トランジスタにおいて、低キャリヤ濃
度の半導体層に選択的に不純物を高濃度に導入した。基
板とソース。
ドレイン電極を同一平面に形成し、上記半導体層を接続
し選択的にエツチングを行うことによシトランジスタの
端子全音て同一面側から取り出すことを可能とせしめた
。これにより超電導トランジスタとコンデンサ、抵抗、
ジョセフソン接合素子の超電導配線による回路を容易に
笑現し、超電導トランジスタ集積回路の高集積化、高速
化が可能とした。また同一の基板を、分離障壁層を用い
ることで、多層に超電導トランジスタ、配線を設置する
ことを可能にした。
し選択的にエツチングを行うことによシトランジスタの
端子全音て同一面側から取り出すことを可能とせしめた
。これにより超電導トランジスタとコンデンサ、抵抗、
ジョセフソン接合素子の超電導配線による回路を容易に
笑現し、超電導トランジスタ集積回路の高集積化、高速
化が可能とした。また同一の基板を、分離障壁層を用い
ることで、多層に超電導トランジスタ、配線を設置する
ことを可能にした。
′以下、本発明を実施例ｔｌ−参照して詳細に説明する
。
。
第１図は、本発明第１の実施例による超電導トランジス
タ集積回路の断面図である。基板６に対して同じ側に複
数の超電導トランジスタ８．９が平面状に形成されてい
る構造をしている。
タ集積回路の断面図である。基板６に対して同じ側に複
数の超電導トランジスタ８．９が平面状に形成されてい
る構造をしている。
以下、第２図によシ作製方法の一例を示す。
Ｓｉ基板７にＢを選択的に１０”−１０”Ｃｒｎ−’導
入し、拡散層１０を局在的に形成する（第２図（ａ））
。
入し、拡散層１０を局在的に形成する（第２図（ａ））
。
次いで前記基板７０表面にＮｂＨ膜を形成し、これ”ｔ
ｃＦ＜ ガスによるイオンエツチングによって加工し、
第１と第２の超電導電極２，３（ソース。
ｃＦ＜ ガスによるイオンエツチングによって加工し、
第１と第２の超電導電極２，３（ソース。
ドレイン電極→をそれぞれ得る（第２図６））。
続いてエピタキシャル技術を使ってＳｉを蒸着し２００
μｍの厚さの多結晶Ｓｉ層６を形成する（第２図（Ｃ）
）。次に８ｉ基板７の下部からＫＯＨによるエツチング
を行い加工を施し、厚さ３００ｎｍのチャネル層１’に
得る（第２図（ｄ））。
μｍの厚さの多結晶Ｓｉ層６を形成する（第２図（Ｃ）
）。次に８ｉ基板７の下部からＫＯＨによるエツチング
を行い加工を施し、厚さ３００ｎｍのチャネル層１’に
得る（第２図（ｄ））。
続いてチャネル層１の下部を熱酸化して８０ｎｍの８１
０ｘよりなる絶縁物層５を形成した後（第２図（ｅ））
制御電極４としてｋｌを蒸着法によシ約４００ｎｍ被着
させ、所望形状に加工したく第２図（ｆ））。
０ｘよりなる絶縁物層５を形成した後（第２図（ｅ））
制御電極４としてｋｌを蒸着法によシ約４００ｎｍ被着
させ、所望形状に加工したく第２図（ｆ））。
以上によって、複数の超電導トランジスタを同時に、平
面状に並べて得ることができた。なおこれらの超電導ト
ランジスタは、超電導配線によシ容易に結線することが
でき、超電導トランジスタ集積回路が実現される。
面状に並べて得ることができた。なおこれらの超電導ト
ランジスタは、超電導配線によシ容易に結線することが
でき、超電導トランジスタ集積回路が実現される。
基板７、拡散層１としては、１０”ｍ−”以上のＰ、Ｂ
、Ａｓ等の不純物を含んだＳｉまたはＧｅ、あるいは１
０１７ｃｒｎ−’以上のＳｉ、Ｚｎ、Ｑｅ等の不純物を
言んだＧａＡｓ 、ＩｎＰ、ＩｎＡｓを用いても同様の
効果を得ることができる。超電導電極２゜３を構成する
材料はｐｂ及びＰｂｔ−主成分とし九合金、Ｎｂ、Ｎｂ
化合物等一般の超電導材料を用いて十分である。
、Ａｓ等の不純物を含んだＳｉまたはＧｅ、あるいは１
０１７ｃｒｎ−’以上のＳｉ、Ｚｎ、Ｑｅ等の不純物を
言んだＧａＡｓ 、ＩｎＰ、ＩｎＡｓを用いても同様の
効果を得ることができる。超電導電極２゜３を構成する
材料はｐｂ及びＰｂｔ−主成分とし九合金、Ｎｂ、Ｎｂ
化合物等一般の超電導材料を用いて十分である。
以上に示し友超電導トランジスタ集積回路は、超電導ト
ランジスタを平面状に形成することで、同一面からソー
ス、ドレイン、ゲート電極の３つの端子を取り出すこと
ができ、超電導配線による回路構成が容易とな９、高集
積、高速の回路が提供できる。また少ない工程で同時に
複数の超電導トランジスタを精度よく、再現性よく容易
に作製することができる等の効果がある。
ランジスタを平面状に形成することで、同一面からソー
ス、ドレイン、ゲート電極の３つの端子を取り出すこと
ができ、超電導配線による回路構成が容易とな９、高集
積、高速の回路が提供できる。また少ない工程で同時に
複数の超電導トランジスタを精度よく、再現性よく容易
に作製することができる等の効果がある。
第３図は、本発明第２の実施例で、超電導トランジスタ
とコンデンサから構成されている回路である。超電導ト
ランジスタ８の構造９作製方法は第１の実施例と同様で
ある。コンデンサは次のようにして形成される。基板７
上に電極１３としてＡｔ′Ｉｔ蒸着法により約３００ｎ
ｍ被着させ、加工する。その後第１の実施例で示した作
製プロセスによシ超電導トランジスタ８を形成し、電極
１３の下部にＳ ｊ Ｏｚを約３Ｑｎｍ蒸着し、絶縁物
層１２を得る。続いて対向電極１１としてＡｔを蒸着法
により約３００ｎｍ被着させる。この電極１１は、超電
導トランジスタ８とを結ぶ配線の役割をも同時にする。
とコンデンサから構成されている回路である。超電導ト
ランジスタ８の構造９作製方法は第１の実施例と同様で
ある。コンデンサは次のようにして形成される。基板７
上に電極１３としてＡｔ′Ｉｔ蒸着法により約３００ｎ
ｍ被着させ、加工する。その後第１の実施例で示した作
製プロセスによシ超電導トランジスタ８を形成し、電極
１３の下部にＳ ｊ Ｏｚを約３Ｑｎｍ蒸着し、絶縁物
層１２を得る。続いて対向電極１１としてＡｔを蒸着法
により約３００ｎｍ被着させる。この電極１１は、超電
導トランジスタ８とを結ぶ配線の役割をも同時にする。
電極１１はｐｂ等の超電導電極材料を用いてもよい。絶
縁物層１２としては、ＡＬｚ Ｏ３＋ＴａｚＯｓ 、
８ ｉｏ等を用いても同様の効果を得ることができる。
縁物層１２としては、ＡＬｚ Ｏ３＋ＴａｚＯｓ 、
８ ｉｏ等を用いても同様の効果を得ることができる。
以上に示した超電導トランジスタ集積回路は、容易なプ
ロセス工程で、超電導トランジスタとコンデンサを共存
させ作製することができる。これを用いると多種の回路
構成が可能となる等の効果がある。
ロセス工程で、超電導トランジスタとコンデンサを共存
させ作製することができる。これを用いると多種の回路
構成が可能となる等の効果がある。
第４図は、本発明の第３の実施例で、超電導トランジス
タと抵抗から構成されている回路である。
タと抵抗から構成されている回路である。
この回路は次のようにして形成される。基板７上に超電
導トランジスタにおける電極２．３と同時にＮｂによる
電極１３を形成する。抵抗層１４はあらかじめ、１０１
２〜１０ｍ４ｃｒｎ″３の低キヤリア濃度にＢ等の不純
物が導入された拡散層である。これは、極低温状態にす
ると抵抗を示す。その後筒１の実施例に示した作製プロ
セスによシ超電導トランジスタ８を形成し、抵抗層１４
の下部にＰｂからなる超電導電極１１を蒸着法によシ約
３００ｎｍ被着し、加工を施して超電導トランジスタ８
と抵抗を結線する。なお、拡散層である抵抗層１４に代
わ９、ＡｕＩｎ２などの薄膜抵抗を用いても同様の効果
がある。
導トランジスタにおける電極２．３と同時にＮｂによる
電極１３を形成する。抵抗層１４はあらかじめ、１０１
２〜１０ｍ４ｃｒｎ″３の低キヤリア濃度にＢ等の不純
物が導入された拡散層である。これは、極低温状態にす
ると抵抗を示す。その後筒１の実施例に示した作製プロ
セスによシ超電導トランジスタ８を形成し、抵抗層１４
の下部にＰｂからなる超電導電極１１を蒸着法によシ約
３００ｎｍ被着し、加工を施して超電導トランジスタ８
と抵抗を結線する。なお、拡散層である抵抗層１４に代
わ９、ＡｕＩｎ２などの薄膜抵抗を用いても同様の効果
がある。
以上に示し念超電導トランジスタ集積回路は、容易なプ
ロセスで超電導トランジスタと抵抗を共存させ作製する
ことができる。これを用いると多種の回路構成が可能と
なる等の効果がある。
ロセスで超電導トランジスタと抵抗を共存させ作製する
ことができる。これを用いると多種の回路構成が可能と
なる等の効果がある。
第５図は、本発明の第４の実施例で超電導トランジスタ
とジョセフソン接合素子で構成されている回路である。
とジョセフソン接合素子で構成されている回路である。
この回路は次のようにして形成される。基板７上に、超
電導トランジスタの電極２゜３を形成するのと同時に、
Ｎｂによる電極１３を形成する。超電導弱結合層１５を
形成した後、ｐｂからなる超電導電極１１を蒸着法によ
シ約−３００ｎｍ被着し、加工を施し対向電極を形成す
る。この電極１１は、ジョセフソン接合素子の対向電極
であるとともに、超電導トランジスタとの結線になる。
電導トランジスタの電極２゜３を形成するのと同時に、
Ｎｂによる電極１３を形成する。超電導弱結合層１５を
形成した後、ｐｂからなる超電導電極１１を蒸着法によ
シ約−３００ｎｍ被着し、加工を施し対向電極を形成す
る。この電極１１は、ジョセフソン接合素子の対向電極
であるとともに、超電導トランジスタとの結線になる。
なお、超電導弱結合層１５は、超電導電極１３の薄い酸
化膜、あるいは薄い半導体層等からなる。以上に示した
超電導トランジスタ集積回路によれば、容易なプロセス
、構造で超電導トランジスタとジョセフソン接合素子を
共存させ、作製することができる。これを用いると、ジ
ョセフソン接合素子と超電導トランジスタの欠点を互い
に補う超電導トランジスタ集積回路を提供できる。
化膜、あるいは薄い半導体層等からなる。以上に示した
超電導トランジスタ集積回路によれば、容易なプロセス
、構造で超電導トランジスタとジョセフソン接合素子を
共存させ、作製することができる。これを用いると、ジ
ョセフソン接合素子と超電導トランジスタの欠点を互い
に補う超電導トランジスタ集積回路を提供できる。
第６図は、本発明第５の実施例で、多層配線構造の超電
導トランジスタ集積回路である。配線。
導トランジスタ集積回路である。配線。
素子の間を電気的、化学的に分離するための分離障壁１
７ｆ：設けている。この回路は以下のようにして形成さ
れる。
７ｆ：設けている。この回路は以下のようにして形成さ
れる。
第１の実施例に示した作製プロセスによシ、超電導トラ
ンジスタ８，９を作製した後、多結晶Ｓｉ層６に上部か
ら選択的ＫＯＨによる異方性エツチングを行い加工する
。加工した側壁を熱酸化して４Ｑｎｍの８１０ｚよシな
る分離障壁層１７を形成する。その後分離障壁層によっ
て囲まれた中に、超電導トランジスタ、ジョセフソン接
合素子、配線、抵抗、コンデンサ等１６を形成する。こ
のようにして同じ多結晶Ｓｉ中に局在的に配線、素子を
形成することができる。以上に示した超電導集積回路は
、素子、あるいは配線間の寄生容量を小さくシ、かつ完
全に電気的、化学的に分離することができるため、多層
構造により高集積化が可能となり、超高速で動作する回
路を提供できる。
ンジスタ８，９を作製した後、多結晶Ｓｉ層６に上部か
ら選択的ＫＯＨによる異方性エツチングを行い加工する
。加工した側壁を熱酸化して４Ｑｎｍの８１０ｚよシな
る分離障壁層１７を形成する。その後分離障壁層によっ
て囲まれた中に、超電導トランジスタ、ジョセフソン接
合素子、配線、抵抗、コンデンサ等１６を形成する。こ
のようにして同じ多結晶Ｓｉ中に局在的に配線、素子を
形成することができる。以上に示した超電導集積回路は
、素子、あるいは配線間の寄生容量を小さくシ、かつ完
全に電気的、化学的に分離することができるため、多層
構造により高集積化が可能となり、超高速で動作する回
路を提供できる。
分離障壁層として、５ｉ３Ｎｎ、あるいは背中合わせに
なるダイオードを用いても同様の効果が得られる。
なるダイオードを用いても同様の効果が得られる。
本発明によれば、超電導トランジスタを搭載した回路を
容易に構成することができ、製造にも極めて有利で回路
の高集積化が可能となる。従って信頼性と再現性に優れ
た超高速回路を提供できる効果がある。本発明によシ特
開昭５７−１０６１８６で開示されている素子により集
積回路を構成するのは、プロセス的に困難で、回路の信
頼性に欠けるという問題を解決した。
容易に構成することができ、製造にも極めて有利で回路
の高集積化が可能となる。従って信頼性と再現性に優れ
た超高速回路を提供できる効果がある。本発明によシ特
開昭５７−１０６１８６で開示されている素子により集
積回路を構成するのは、プロセス的に困難で、回路の信
頼性に欠けるという問題を解決した。
第１図は本発明第１の実施例による超電導トランジスタ
集積回路の構造を示す断面図、第２図はその製造工程を
示す断面図である。第３図は本発明第２の実施例、第４
図は本発明第３の実施例、第５図は本発明第４の実施例
、第６図は本発嬰第５の実施例による超電導トランジス
タ集積回路の構造を示す断面図である。 １・・・チャネル層、２・・・超電導電極（ソース電極
）、３・・・超電導電極（ドレイン電極）、４・・・制
御電極、５・・・絶縁物層、６・・・多結晶シリコン層
、７・・・３ｉ基板、８，９・・・Ｅｉ電導トランジス
タ、１０・・・拡散層、１１．１３・・・電極、１２・
・・絶縁物層、１４・・・第 ２ 圀 （ｂ） 第 ３ 口 第 ４ 口 第 ５ 目 第 ６１！１
集積回路の構造を示す断面図、第２図はその製造工程を
示す断面図である。第３図は本発明第２の実施例、第４
図は本発明第３の実施例、第５図は本発明第４の実施例
、第６図は本発嬰第５の実施例による超電導トランジス
タ集積回路の構造を示す断面図である。 １・・・チャネル層、２・・・超電導電極（ソース電極
）、３・・・超電導電極（ドレイン電極）、４・・・制
御電極、５・・・絶縁物層、６・・・多結晶シリコン層
、７・・・３ｉ基板、８，９・・・Ｅｉ電導トランジス
タ、１０・・・拡散層、１１．１３・・・電極、１２・
・・絶縁物層、１４・・・第 ２ 圀 （ｂ） 第 ３ 口 第 ４ 口 第 ５ 目 第 ６１！１
Claims (5)
- １．基板と一対の超電導電極が同一平面上にあり該一対
の超電導電極に接続して延在する半導体層を設け、その
上に制御する手段を設けた超電導トランジスタで構成さ
れていることを特徴とする超電導トランジスタ集積回路
。 - ２．超電導トランジスタを複数個有し、これら超電導ト
ランジスタ間、あるいは他の素子との結線は、同一基板
上に形成された超電導膜で行なうことを特徴とする特許
請求の範囲第１項記載の超電導トランジスタ集積回路。 - ３．前記制御する手段が常電導金属、又は絶縁物を介し
た常電導金属よりなることを特徴とする特許請求の範囲
第１項記載の超電導トランジスタ集積回路。 - ４．前記半導体層は、低キャリヤ濃度基板からなり、選
択的に不純物を導入高濃度に導入したものであることを
特徴とする特許請求の範囲第１項記載の超電導トランジ
スタ集積回路。 - ５．基板の両面に、分離障壁層を介して配線又は素子を
設けたことを特徴とする特許請求の範囲第１項記載の超
電導トランジスタ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60041119A JPH0710007B2 (ja) | 1985-03-04 | 1985-03-04 | 超電導トランジスタ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60041119A JPH0710007B2 (ja) | 1985-03-04 | 1985-03-04 | 超電導トランジスタ集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61201467A true JPS61201467A (ja) | 1986-09-06 |
| JPH0710007B2 JPH0710007B2 (ja) | 1995-02-01 |
Family
ID=12599564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60041119A Expired - Lifetime JPH0710007B2 (ja) | 1985-03-04 | 1985-03-04 | 超電導トランジスタ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710007B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0282012A2 (en) * | 1987-03-09 | 1988-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Superconducting semiconductor device |
| EP0285445A2 (en) * | 1987-04-01 | 1988-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit having superconducting multilayered structure and manufacturing method for same |
| EP0295708A2 (en) * | 1987-06-18 | 1988-12-21 | Fujitsu Limited | Semiconductor device having a superconductive wiring |
| US5126315A (en) * | 1987-02-27 | 1992-06-30 | Hitachi, Ltd. | High tc superconducting device with weak link between two superconducting electrodes |
| KR20020093252A (ko) * | 2001-06-07 | 2002-12-16 | 유피아이 주식회사 | 가구용 힌지 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57176781A (en) * | 1981-04-22 | 1982-10-30 | Toshiba Corp | Superconductive device |
-
1985
- 1985-03-04 JP JP60041119A patent/JPH0710007B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57176781A (en) * | 1981-04-22 | 1982-10-30 | Toshiba Corp | Superconductive device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126315A (en) * | 1987-02-27 | 1992-06-30 | Hitachi, Ltd. | High tc superconducting device with weak link between two superconducting electrodes |
| US5552375A (en) * | 1987-02-27 | 1996-09-03 | Hitachi, Ltd. | Method for forming high Tc superconducting devices |
| EP0282012A2 (en) * | 1987-03-09 | 1988-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Superconducting semiconductor device |
| EP0285445A2 (en) * | 1987-04-01 | 1988-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit having superconducting multilayered structure and manufacturing method for same |
| EP0295708A2 (en) * | 1987-06-18 | 1988-12-21 | Fujitsu Limited | Semiconductor device having a superconductive wiring |
| KR20020093252A (ko) * | 2001-06-07 | 2002-12-16 | 유피아이 주식회사 | 가구용 힌지 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0710007B2 (ja) | 1995-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6336566A (ja) | 半導体装置の製造方法 | |
| US4916508A (en) | CMOS type integrated circuit and a method of producing same | |
| EP0484253A2 (en) | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same | |
| JPS61201467A (ja) | 超電導トランジスタ集積回路 | |
| US5621223A (en) | Superconducting device having a reduced thickness of oxide superconducting layer and method for manufacturing the same | |
| US5854493A (en) | Superconduting device having an extremely short superconducting channel formed of oxide superconductor material and method for manufacturing the same | |
| US5714767A (en) | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby | |
| JPS61164241A (ja) | 半導体装置 | |
| JPS58213449A (ja) | 半導体集積回路装置 | |
| JPS597231B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPS62122287A (ja) | 超伝導トランジスタ | |
| JPS63318755A (ja) | 半導体装置 | |
| JPH01135064A (ja) | 半導体装置 | |
| JPS6185853A (ja) | 半導体装置 | |
| JPS6257260A (ja) | 超電導トランジスタ | |
| JPS59229866A (ja) | 半導体装置 | |
| JPH065935A (ja) | 超電導体装置 | |
| JPS5885550A (ja) | 積層集積回路素子の製造方法 | |
| JPS6244854B2 (ja) | ||
| JPS61194884A (ja) | 超電導素子集積回路 | |
| JPH05251769A (ja) | 超電導電流路の接続構造 | |
| JPS63221687A (ja) | 超電導トランジスタ | |
| JPS62177957A (ja) | 半導体集積回路装置 | |
| JPH04299574A (ja) | 半導体装置及びその製造方法 | |
| JPS60260159A (ja) | 半導体装置 |