JPS6120132B2 - - Google Patents

Info

Publication number
JPS6120132B2
JPS6120132B2 JP53101922A JP10192278A JPS6120132B2 JP S6120132 B2 JPS6120132 B2 JP S6120132B2 JP 53101922 A JP53101922 A JP 53101922A JP 10192278 A JP10192278 A JP 10192278A JP S6120132 B2 JPS6120132 B2 JP S6120132B2
Authority
JP
Japan
Prior art keywords
layer
glass
semiconductor
method characterized
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53101922A
Other languages
English (en)
Other versions
JPS5444476A (en
Inventor
Mohan Chatsuda Madan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SEMIKURON G FUYUURU GURAIHIRIHITAABAU UNTO EREKUTONITSUKU MBH
Original Assignee
SEMIKURON G FUYUURU GURAIHIRIHITAABAU UNTO EREKUTONITSUKU MBH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SEMIKURON G FUYUURU GURAIHIRIHITAABAU UNTO EREKUTONITSUKU MBH filed Critical SEMIKURON G FUYUURU GURAIHIRIHITAABAU UNTO EREKUTONITSUKU MBH
Publication of JPS5444476A publication Critical patent/JPS5444476A/ja
Publication of JPS6120132B2 publication Critical patent/JPS6120132B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Glass Compositions (AREA)

Description

【発明の詳細な説明】 本発明は半導体の安定な表面処理の方法に関
し、該方法は、半導体の表面上、少くともpn−
接合が露出している範囲を硝子被覆で覆う方法で
ある。
交互に相異なる導電タイプの層の配列を有する
半導体は、それの表面の、少くともpn−接合が
露出している範囲を、遮断特性を安定させる目的
でラツカー保護被覆即ちワニス等で覆つているこ
とは周知の通りである。このラツカー保護層は特
に有機物質から成り、望ましくない異物が周囲の
大気から半導体表面に付着するのを阻止すると同
時に、該表面上にすでに存在している汚染の有害
な作用を阻止している。
この様な安定作用を維持するためには、公知の
ラツカー保護層の場合には、該層を半導体の表面
に形成した后で熱処理をしなければならない。
この様な表面処理は重大な欠点を持つている。
処理された半導体素子のもとになる円板を分割す
ることによつて微小な面の素子が作られる時、該
素子の接触電極は、必要な熱処理過程の温度上昇
の理由から、素子の夫々の面部分を安定な被覆で
覆う前、即ち不活性化する前に作られる。不活性
化するためにラツカー保護層を用いることから必
要となつて来る方法過程は、付加的な処置に費用
がかかり、該処置は、特に微小な素子の経済的な
製造を疑問視させるものである。
更に微小で平均的な出力を有し、合成材料のケ
ースを有する半導体素子を製造する際、しばし
ば、ラツカー保護層の材料とケース材料との間に
長時間に亘る望ましくない反応が生起し、そのこ
とにより半導体素子の作動特性が妨害される。
それ故、この様な欠点が発生しない様な不活性
化する方法を創成することが差しせまつて要望さ
れている。
このため、半導体の表面を硝子状の材料の層に
より不活性化することが知られている（例えばア
メリカ合衆国特許第3632434号明細書）。そのため
には、該当する半導体の表面の範囲に混合物が載
せられ、該混合物は特に粉末状硝子並びに例えば
硝子粉末の結合剤としての作用を持つ液体状の有
機成分から成り立つている。例えば塗り付け又は
吹き付けの方法で上記の混合物が載せられた后
で、半導体は酸素を含む大気の中で、硝子の溶解
温度よりも低い温度に加熱される。このことによ
つて半導体表面には、半導体材料の酸化物の層が
形成されそして混合物から有機成分の蒸気が達成
される。その際硝子は緊密な層となつて半導体表
面に残留し、該硝子は半導体材料酸化物層に固着
している。次に半導体は酸素の無い気体中で更に
加熱され、その際表面の硝子層はよく密着しそし
て一様な被覆を形成する如く溶解される。硝子は
酸化鉛、２酸化珪素および酸化アルミニウムから
成る成分を有する硝子が用いられる。
上記した如く公知となつている方法によれば、
半導体素子のもとになつている円板を分割して得
られる半導体を不活性化することは、接触電極を
取り付ける以前に実施される。しかし該方法は次
の様な欠点を有している。即ち一方では使用され
た硝子、他方では半導体材料の熱膨脹係数が、現
在望まれている半導体素子の作動温度範囲の150
℃乃至200℃で差があることにより並びに使用中
表面電荷の変化により硝子被覆に割れ目が発生し
そのことにより臨界表面電場の強さの望ましくな
い低下を惹起する。この様な欠点を示す現象は、
大電流負荷能力を持つ半導体の大きな面積上に設
けられた硝子被覆および高い阻止電圧負荷能力を
持つ半導体上に設けられた厚い被覆に特に発生す
る。このため従来は、30ミクロンメータよりも厚
い硝子被覆を作ることは不可能であり、従つて硝
子によつて不活性化された半導体素子は、公知の
事実、即ち10ミクロンメーターから15ミクロンメ
ーターの厚さの層は約300ボルトの電圧負荷に耐
えるという基本的理由から、ラツカー保護層によ
つて不活性化された半導体が達成された阻止能力
に到達することはできない。上記の理由から、現
在知られている硝子で被覆された半導体素子は、
特に平均的及び大出力の素子において半導体内部
の作動温度が115乃至125℃の範囲までしか使用で
きない。
本発明の目的は、硝子被覆の熱的性質がそれを
備えた半導体素子の作動温度を200℃まで上げて
使用することが直ちに可能である様な硝子被覆を
創成することおよび望み通りの高い阻止電圧負荷
を可能にする厚さで形成可能にすることである。
本発明の目的は前述した如く公知となつてい
る、半導体の表面を不活性化する硝子被覆を作る
方法を出発点とし、この方法において、半導体表
面に直接、半導体材料の酸化物により形成されて
いる薄い層が形成されること、上記の半導体材料
の酸化物層上に、それ自体公知の硝子から成り、
半導体材料に適合した熱膨脹係数を有する基本層
が配置されことおよび基本層上には、半導体材料
よりも小なる熱膨脹係数を有しそして基本層の硝
子の溶解のために必要な温度範囲に隣接する高い
温度範囲の温度において溶解される硝子による隔
絶層が配置されることによつて達成される。
添附図において断面で示されている半導体円板
の成層構造の切片により、本発明による方法が示
されそして説明される。その際方法過程を示すた
め、硝子被覆４は、本発明によつて形成された構
成層を表現している。
半導体素子のもとになつている円板１は、交互
に相異なる導通タイプの一連の層１１，１２，１
３を有しそしてサンプル通りの小さな表面積を有
する素子に分割するため溝状の、例えばくさび状
に凹んだ溝２を有している。この溝はpn−接合
面を切断する。従つてpn−接合面は溝の中で
夫々表面に露出しそして半導体表面のpn−接合
が露出している範囲に安定な被覆を配置するのに
役立つている。
公知の方法によりエツチングの方法で清浄にさ
れた半導体の表面上に先づ、エツチング液体の中
での酸化又は熱処理により、約100オングストロ
ームの厚さの、半導体材料の酸化物から成る層３
が形成され、この層は次に続く硝子層のための付
着し易い表面層でありそして更に硝子の隔絶被覆
層を付着させる際、半導体の表面上に未だ残留し
ている望ましくない汚れを固定して了うのに役立
つことは明らかである。
破線で表現されている上記の半導体材料酸化物
の層３の上に、硝子の基本層を取り付けるため、
方法過程の１つとして、前同様破線で示されてい
る硝子の構成層４１が形成される。このため、製
造者によつて指定された粒子の大きさを有するそ
れ自体公知の粉末状の硝子と前同様指定された結
合剤、例えば写真用ラツカー又は２（２−ブトキ
ン・エトキシ）エチルアセテートと混合される。
この混合物は、半導体素子のもとになる円板を浸
漬するか又は円板にたたき付けるか、塗り付け又
は吹き付けによつて付着させられる。引続いて酸
素を多く含んだ空気中で行われる熱処理において
半導体素子のもとになる円板は500℃と600℃の間
の温度に熱せられ、その際半導体材料の酸化物の
層３は更に強化されそして更に混合物の結合剤が
完全に除去される。このことは不活性化を完全に
行うための重要な条件である。それから更に温度
が、用意された硝子層について定まつている不活
性温度：使用された珪酸・鉛・アルミニウム硝子
では例えば750゜乃至800℃に達する温度に上げら
れる。
硝子層４１の厚さは厳密なものではなく、被覆
がよく付着しそして割れ目が生起せずそして、第
一番目の硝子層が形成された后の処理において望
ましくない不純物が付かない様に半導体の表面を
密に覆わなければならないという要望に従つて、
15ミクロンメータよりも厚くならないようにすべ
きである。
本発明により、上記第一番目の構成層４１上
に、前と同様な方法で、例えば同じ材料から成り
そしてほぼ等しい厚さの第二番目の構成層４２が
形成される。材料の選択に際しては次のことに注
意しなければならない。即ち第一番目の構成層の
材料の特性に等しい特性を持つた材料を選択する
ことである。これらの２つの硝子層を得るための
方法過程と硝子の種類の詳細は公知のことであり
本発明の対象ではない。
第二の硝子層４２を形成する際、２つの層４１
および４２は溶解して、硝子層のための新しい厚
い硝子の基本層となる。基本層の特性に対し本発
明の方法の範囲内で、重要な係数、即ち熱膨脹係
数および熱伝導率が半導体のそれと等しくなつて
いることが要求される。２つの層４１および４２
を形成するためにはまた適合した特性を持つ異な
る種類の硝子が用いられる。
基本層を形成する２つの層４１および４２の代
りにまた基本層の厚さに等しい唯一つの層を形成
することも可能である。この方法は特に、被覆す
べき表面の範囲が小さな半導体の場合に適合して
いる。大電流負荷能力を持つ半導体の場合、即ち
pn−接合の範囲が大なる面積の縁部を有してい
る場合には薄い厚さの層を付着させることが望ま
しい。層４１および４２の代りに設けられる厚に
層は25ミクロンメータより大なる厚さを持つては
ならない。
本発明によれば、硝子層４１，４２から成る基
本層の上に第三番目の隔絶硝子層４３が付着させ
られ、該層は比較的大なる厚さを有しそして、層
４１，４２の熱膨脹係数に対しそれよりも30％ま
で少ない熱膨脹係数を有している。この第三番目
の層の厚さは任意であり少くとも30ミクロンメー
タにすることができる。このことにより、前述し
た公知となつている、硝子層の厚さと阻止電圧負
荷可能性との関係から、従来可能となつていたよ
りも大なる阻止電圧負荷の値が保証される。熱膨
脹係数が小さいという特性によつて更に、半導体
材料の内部の作動温度が望み通りの範囲で確立さ
れる。
上述した如き作動条件のための硝子被覆を得る
ため、第三番目の層を形成するため、従来用いて
いた硝子に、本発明により高度に純粋な石英が粉
末状にして0.5乃至10重量パーセントだけ交ぜ合
わされそしてこの混合物が前述の通り結合剤と混
合される。
石英はまた別な形態でも使用される。
隔絶層４３は前述の構成層と同様にして基本層
上に付着させられ、そして層４１および４２を形
成するための温度に隣接する、特に790゜から830
℃の温度の方法過程温度範囲で溶解される。
本発明の方法に従つて形成された不活性化する
硝子被覆により、例えば半導体材料の内部の作動
温度が170℃でありそして阻止電圧負荷能力が
2500ボルトで安定な特性を有する大電流負荷能力
を持つ半導体素子が得られる。
本発明による方法はまた、半導体素子を作るた
めに分割すべく用意されている半導体素子のもと
となる円板がそれの両側に溝２を有し、該溝はそ
れぞれ少くとも１つのpn−接合面を切断してい
る場合にも適用される。
この場合の不活性化は次の様に行われる。即ち
該円板の１方の側の表面の範囲の処理は前述した
様な高い溶解温度の硝子被覆で実施され、そして
続いて別の側の表面の範囲の処理は比較的低い溶
解温度の硝子被覆によつて実施され、かくして第
一番目の側の被覆を再び溶解することができない
様にすることができる。
本発明による方法は、多数の半導体素子に分割
するために用意されている半導体素子のもとにな
る円板の表面範囲を処理するためのみに限定され
るものではない。むしろ少くとも１つのpn−接
合を有する半導体円板においても適用され、該円
板は半導体素子として分割されることなく、大な
る活性化された面を有し、大電流負荷能力を備え
そしてそれの縁の部分に沿つた溝又は縁の部分を
斜めに切りおとすことにより表面処理のために用
意された面部分を有している。斜めに切りおとさ
れた半導体円板の縁の部分上で硝子が溶解した時
流れ去るのを阻止するため、適合して形成され融
点の高い材料から作られた型が用いられ、該型は
半導体円板と共にそれの縁部の断面が、硝子被覆
を付着させるための空間を形成している。
【図面の簡単な説明】
添附図には半導体円板の成層構造を示す切片が
示され、本発明の硝子被覆は、本発明によつて形
成された構成層として表現されている。 ２……溝、３……半導体材料酸化物層、４０…
…基本層、４１，４２……硝子層、４３……隔絶
層。

Claims (1)

  1. 【特許請求の範囲】 １ 少くとも、pn−接合が露出している範囲の
    半導体の表面を硝子被覆で覆う、半導体の安定な
    表面処理の方法において、半導体表面に直接、半
    導体材料の酸化物により形成されている薄い層３
    を形成すること、上記の半導体材料酸化物層３上
    に、それ自体公知の硝子から成り、半導体材料に
    適合した熱膨脹係数を有する基本層４０を配置す
    ること、そして基本層４０上に、半導体材料より
    も小なる熱膨脹係数を有しそして基本層の硝子の
    溶解のために必要な温度範囲に隣接する高い温度
    範囲の温度において溶解される硝子による隔絶層
    ４３を設けることを特徴とする方法。 ２ 特許請求の範囲第１項記載の方法において、
    半導体材料酸化物層３は100オングストロームま
    での厚さを有する層として形成されることを特徴
    とする方法。 ３ 特許請求の範囲第２項記載の方法において、
    半導体材料酸化物層３は清浄にされた半導体をエ
    ツチング液で処理することによつて形成されるこ
    とを特徴とする方法。 ４ 特許請求の範囲第２項記載の方法において、
    半導体材料酸化物層３は熱処理によつて形成され
    ることを特徴とする方法。 ５ 特許請求の範囲第１項記載の方法において、
    基本層４０を形成するため、厚さが夫々最大15ミ
    クロンメーターの２つの硝子層４１，４２が半導
    体材料酸化物層３の上に付着させられることを特
    徴とする方法。 ６ 特許請求の範囲第５項記載の方法において、
    基本層４０を形成するため珪酸・鉛・アルミニウ
    ム硝子が用いられることを特徴とする方法。 ７ 特許請求の範囲第５項記載の方法において、
    基本層４０を形成する硝子層４１，４２を作るた
    め、本質的には等しい物理的特性を備えた相異な
    る硝子が用いられることを特徴とする方法。 ８ 特許請求の範囲第１項記載の方法において、
    隔絶層４３のため、基本層４０を作るのに用いら
    れた硝子に石英を0.5乃至10重量パーセントまで
    付加した混合物が用いられることを特徴とする方
    法。 ９ 特許請求の範囲第８項記載の方法において、
    石英が純粋な状態で用いられることを特徴とする
    方法。 １０ 特許請求の範囲第８項記載の方法におい
    て、隔絶層４３は少くとも30ミクロンメーターの
    厚さのものに形成されることを特徴とする方法。 １１ 特許請求の範囲第８項記載の方法におい
    て、硝子および石英付加物は夫々粉末状で使用さ
    れそして結合剤と混合され、該結合剤は熱処理に
    よつて層を形成するため完全に除去されることを
    特徴とする方法。 １２ 特許請求の範囲第１１項記載の方法におい
    て、層を形成するために用意された混合物は、塗
    い付け、吹き付け又はたたき付けの方法で半導体
    表面に付着させられることを特徴とする方法。 １３ 特許請求の範囲第１１項記載の方法におい
    て、基本層４０又はこの層を形成している硝子層
    ４１，４２は750゜乃至800℃の温度範囲で溶解さ
    れそして隔絶層４３は790゜乃至830℃の温度範囲
    で溶解されることを特徴とする方法。 １４ 特許請求の範囲第１項から第１３項までの
    うちのいずれか一つに記載の方法において、硝子
    被覆は、少くとも１つのpn−接合を有している
    半導体素子のもとになる円板の少くとも片側にお
    いて、該円板を分割するための型に対応して配置
    されそしてpn−接合面を切断している溝２の面
    上に夫々付着させられることを特徴とする方法。
JP10192278A 1977-09-03 1978-08-23 Method of stably surface treating semiconductor Granted JPS5444476A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2739762A DE2739762C2 (de) 1977-09-03 1977-09-03 Verfahren zur Passivierung von Halbleiterkörpern

Publications (2)

Publication Number Publication Date
JPS5444476A JPS5444476A (en) 1979-04-07
JPS6120132B2 true JPS6120132B2 (ja) 1986-05-21

Family

ID=6018047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10192278A Granted JPS5444476A (en) 1977-09-03 1978-08-23 Method of stably surface treating semiconductor

Country Status (8)

Country Link
US (1) US4202916A (ja)
JP (1) JPS5444476A (ja)
BR (1) BR7805571A (ja)
CH (1) CH631291A5 (ja)
DE (1) DE2739762C2 (ja)
FR (1) FR2402303A1 (ja)
GB (1) GB2003662B (ja)
IT (1) IT1098444B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2071411B (en) * 1980-03-07 1983-12-21 Philips Electronic Associated Passivating p-n junction devices
IN154896B (ja) * 1980-07-10 1984-12-22 Westinghouse Electric Corp
JPS57120341A (en) * 1981-01-17 1982-07-27 Toshiba Corp Glass passivation semiconductor device
US4544576A (en) * 1981-07-27 1985-10-01 International Business Machines Corporation Deep dielectric isolation by fused glass
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
DE3247938A1 (de) * 1982-12-24 1984-07-05 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Halbleiterbauelement hoher sperrspannungsbelastbarkeit
US4515668A (en) * 1984-04-25 1985-05-07 Honeywell Inc. Method of forming a dielectric layer comprising a gettering material
FR2631488B1 (fr) * 1988-05-10 1990-07-27 Thomson Hybrides Microondes Circuit integre hyperfrequence de type planar, comportant au moins un composant mesa, et son procede de fabrication
US5176771A (en) * 1991-12-23 1993-01-05 Hughes Aircraft Company Multilayer ceramic tape substrate having cavities formed in the upper layer thereof and method of fabricating the same by printing and delamination
US5882986A (en) * 1998-03-30 1999-03-16 General Semiconductor, Inc. Semiconductor chips having a mesa structure provided by sawing
WO2003025982A1 (en) * 2001-09-17 2003-03-27 Advion Biosciences, Inc. Uniform patterning for deep reactive ion etching
DE102006013076A1 (de) * 2006-03-22 2007-09-27 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit Passivierungsschicht und zugehöriges Herstellungsverfahren
US8163624B2 (en) 2008-07-30 2012-04-24 Bowman Ronald R Discrete semiconductor device and method of forming sealed trench junction termination
US20100025809A1 (en) 2008-07-30 2010-02-04 Trion Technology, Inc. Integrated Circuit and Method of Forming Sealed Trench Junction Termination

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1522201A (fr) * 1961-07-06 1968-04-26 Procédé de fabrication de dispositifs semi-conducteurs à jonction
US3303399A (en) * 1964-01-30 1967-02-07 Ibm Glasses for encapsulating semiconductor devices and resultant devices
US3546013A (en) * 1961-09-29 1970-12-08 Ibm Method of providing protective coverings for semiconductors
US3212921A (en) * 1961-09-29 1965-10-19 Ibm Method of forming a glass film on an object and the product produced thereby
DE1260574B (de) * 1966-03-30 1968-02-08 Telefunken Patent Verfahren zur Herstellung von Glasschichten oder anderen Isolierschichten auf Substratoberflaechen
US3542572A (en) * 1968-06-24 1970-11-24 Corning Glass Works Germania-silica glasses
DE1950780B2 (de) * 1968-10-09 1971-09-30 Halbleiteranordnung mit reduzierter oberflaechenladungs dichte
US3967310A (en) * 1968-10-09 1976-06-29 Hitachi, Ltd. Semiconductor device having controlled surface charges by passivation films formed thereon
US3632434A (en) * 1969-01-21 1972-01-04 Jerald L Hutson Process for glass passivating silicon semiconductor junctions
GB1250099A (ja) * 1969-04-14 1971-10-20
US3752701A (en) * 1970-07-27 1973-08-14 Gen Instrument Corp Glass for coating semiconductors, and semiconductor coated therewith
US3895127A (en) * 1974-04-19 1975-07-15 Rca Corp Method of selectively depositing glass on semiconductor devices
DE2548736C3 (de) * 1975-10-31 1978-05-18 Jenaer Glaswerk Schott & Gen., 6500 Mainz Composit-Passivierungsglas auf der Basis PbO-B2 Okskö-ab O3) m't einem thermischen Ausdehnungskoeffizienten (200-300 Grad C) zwischen 40 und 60 mal 10"7 / Grad C für Silicium-Halbleiterbauelemente mit Aufschmelztemperaturen von höchstens 600 Grad C
JPS5263160A (en) * 1975-11-20 1977-05-25 Toshitaka Yamagata Forming device for arc and annulus
FR2335951A1 (fr) * 1975-12-19 1977-07-15 Radiotechnique Compelec Dispositif semiconducteur a surface passivee et procede d'obtention de la structure de passivation
JPS535971A (en) * 1976-07-06 1978-01-19 Mitsubishi Electric Corp Semiconductor device

Also Published As

Publication number Publication date
JPS5444476A (en) 1979-04-07
FR2402303B1 (ja) 1984-06-01
US4202916A (en) 1980-05-13
IT1098444B (it) 1985-09-07
IT7827273A0 (it) 1978-09-01
GB2003662A (en) 1979-03-14
BR7805571A (pt) 1979-04-10
DE2739762C2 (de) 1982-12-02
GB2003662B (en) 1982-02-24
DE2739762A1 (de) 1979-03-15
FR2402303A1 (fr) 1979-03-30
CH631291A5 (de) 1982-07-30

Similar Documents

Publication Publication Date Title
JPS6120132B2 (ja)
JPH01321612A (ja) 重ね合わせたかカプセル化した金属導電路を提供する方法
US3663279A (en) Passivated semiconductor devices
US5645976A (en) Capacitor apparatus and method of manufacture of same
JPH0246722A (ja) 半導体装置の製造方法
US3943621A (en) Semiconductor device and method of manufacture therefor
JPS6026296B2 (ja) 接合型半導体装置の製造方法
JPS5826308A (ja) 薄膜素子部品
JPH01186629A (ja) メサ型半導体素子の製造方法
US3475210A (en) Laminated passivating structure
US3533832A (en) Glass covered semiconductor device
JPS60176231A (ja) 化合物半導体素子の電極の形成方法
JPH0433129B2 (ja)
JPS59150430A (ja) 半導体デバイス
JPS5984431A (ja) 半導体装置の製造方法
RU2080686C1 (ru) Способ изготовления полупроводниковых приборов
JPS6313329B2 (ja)
JPS6341861B2 (ja)
JPS5745228A (en) Manufacture of semiconductor device
JPH0563108B2 (ja)
JPH08222558A (ja) 半導体素子の製造方法
JPH03229418A (ja) 半導体装置の製造方法
JPS6167268A (ja) 薄膜トランジスタ及びその製造方法
JPS62128167A (ja) キャパシタの製造方法
JPH0322062B2 (ja)