JPS61198680A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61198680A JPS61198680A JP3781885A JP3781885A JPS61198680A JP S61198680 A JPS61198680 A JP S61198680A JP 3781885 A JP3781885 A JP 3781885A JP 3781885 A JP3781885 A JP 3781885A JP S61198680 A JPS61198680 A JP S61198680A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- polycrystalline silicon
- layer
- gate electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000005669 field effect Effects 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 abstract description 3
- 229910008814 WSi2 Inorganic materials 0.000 abstract 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置に関し、もっと詳しくは絶Ｊ＆膜
上の多結晶シリコン層と、シリサイド層とのポリサイド
構造のゲート層を有する半導体装置に関する。
上の多結晶シリコン層と、シリサイド層とのポリサイド
構造のゲート層を有する半導体装置に関する。
背景技術
従来からの半導体！装置、たとえばシリコンゲートによ
って構成されるＭ ＯＳ （Ｍ ｅｔａｌ Ｏｘｉｄｅ
Ｓ ｅｍｉｃｏｎｄｕｅＬｏｒ）型電界効果トランジ
スタ（Ｆ Ｅ Ｔ ）では、ゲート電極の材料としてＭ
Ｏ８界面特性が良好である多結晶シリコンが用いられて
おり、この多結晶シリコンは、スレシフオールド電圧が
低くかつ動作速度が早いという特性を有している。
って構成されるＭ ＯＳ （Ｍ ｅｔａｌ Ｏｘｉｄｅ
Ｓ ｅｍｉｃｏｎｄｕｅＬｏｒ）型電界効果トランジ
スタ（Ｆ Ｅ Ｔ ）では、ゲート電極の材料としてＭ
Ｏ８界面特性が良好である多結晶シリコンが用いられて
おり、この多結晶シリコンは、スレシフオールド電圧が
低くかつ動作速度が早いという特性を有している。
発明が解決しようとする問題点
しかしながらこのような多結晶シリコンゲートは、その
シート抵抗が大きいため、ＬＳＩ（大規慎集積回路）の
大容量化および高速化に対する制限があり、したがって
ＬＳＩのゲート電極として有効に用いることができない
。
シート抵抗が大きいため、ＬＳＩ（大規慎集積回路）の
大容量化および高速化に対する制限があり、したがって
ＬＳＩのゲート電極として有効に用いることができない
。
本発明の目的は、上述の技術的課題を解決し、シート抵
抗が低くしかもＭＯ８界面特性が良好であるゲート層を
有する半導体装置を提供することである。
抗が低くしかもＭＯ８界面特性が良好であるゲート層を
有する半導体装置を提供することである。
問題点を解決するための手段
本発明は、半導体基板上に絶縁膜を形成し、その絶縁膜
上に２００ｎｍ以上の多結晶シリコン層と、シリコンと
金属とから成るシリサイド層とをこの順序で堆積してゲ
ート層を形成することを特徴とする半導体装置である。
上に２００ｎｍ以上の多結晶シリコン層と、シリコンと
金属とから成るシリサイド層とをこの順序で堆積してゲ
ート層を形成することを特徴とする半導体装置である。
作 用
本発明に従えば、絶縁１良上に２００ｎｍ以上の多結晶
シリコン層と、シリコンと金属とから成るシリサイド層
とをこの順序で堆積してゲート層を形成するようにした
ので、シート抵抗が低くしがもＭＯ３！７１ＬＯ３性が
良好であるゲート電極を有する半導体装置を得ることが
できる６ 実施例 第１図は、本発明の一実施例の製造工程を示す断面図で
ある。半導体装置、たとえばＭＯ８９？ｌ（弊効果トラ
ンジスタをｖｌ造するにあたっては、まず第１図（１）
に示されるように、Ｐ型シリコン基板１上に５ｉＯｚな
どから成るゲート用絶縁膜２および素子間分離領域（ア
イソレーシッン）３．４を形成する。絶縁＄２上に多結
晶シリコンから成る多結晶シリコン層５を堆積した後、
多結晶シリコン層５にリン（Ｐ）の拡散を行なう、この
リン濃度は、多結晶シリコン層５のシート抵抗がたとえ
ば３０Ω／口以上となるように選ばれる１次に第１図（
２）に示されるように、リンを含む多結晶シリコンＭ５
上に全表面にわたってＬＰＧＶＤ （減圧による化学
気相成長）法によって高融点の金属たとえばタングステ
ン（Ｗ）と、シリコン（Ｓｉ）とから成るシリサイド（
ＷＳｉｉ）層６を２００ｎｍ以上、たとえば２５０ｎｓ
堆積する。これによって多結晶ンリフン層５とシリサイ
ド層６とのいわゆるポリサイド構造であるポリサイドゲ
ート７が形成される。
シリコン層と、シリコンと金属とから成るシリサイド層
とをこの順序で堆積してゲート層を形成するようにした
ので、シート抵抗が低くしがもＭＯ３！７１ＬＯ３性が
良好であるゲート電極を有する半導体装置を得ることが
できる６ 実施例 第１図は、本発明の一実施例の製造工程を示す断面図で
ある。半導体装置、たとえばＭＯ８９？ｌ（弊効果トラ
ンジスタをｖｌ造するにあたっては、まず第１図（１）
に示されるように、Ｐ型シリコン基板１上に５ｉＯｚな
どから成るゲート用絶縁膜２および素子間分離領域（ア
イソレーシッン）３．４を形成する。絶縁＄２上に多結
晶シリコンから成る多結晶シリコン層５を堆積した後、
多結晶シリコン層５にリン（Ｐ）の拡散を行なう、この
リン濃度は、多結晶シリコン層５のシート抵抗がたとえ
ば３０Ω／口以上となるように選ばれる１次に第１図（
２）に示されるように、リンを含む多結晶シリコンＭ５
上に全表面にわたってＬＰＧＶＤ （減圧による化学
気相成長）法によって高融点の金属たとえばタングステ
ン（Ｗ）と、シリコン（Ｓｉ）とから成るシリサイド（
ＷＳｉｉ）層６を２００ｎｍ以上、たとえば２５０ｎｓ
堆積する。これによって多結晶ンリフン層５とシリサイ
ド層６とのいわゆるポリサイド構造であるポリサイドゲ
ート７が形成される。
次にマスク材としての７オトレジスト層８をポリサイド
ゲート７上に７オト技術を用いて選択的に形成した後、
エツチングによってポリサイドゲート７の電極部分を残
して除去し、その後ｆｓ１図（３）に示されるようにＰ
型シリコン基板１上からｎ＋型不純物たとえば砒素（Ａ
ｓ）の注入を行う。
ゲート７上に７オト技術を用いて選択的に形成した後、
エツチングによってポリサイドゲート７の電極部分を残
して除去し、その後ｆｓ１図（３）に示されるようにＰ
型シリコン基板１上からｎ＋型不純物たとえば砒素（Ａ
ｓ）の注入を行う。
次に高温アニールを行ないつつ、第１図（４）に示され
るように、熱酸化膜９およＶｎ＋型不純物拡散領域１０
．１１を形成する１次に熱酸化膜９の全表面にわたって
眉間絶縁１ｉ１２を堆積し、第１図（５）に示されるよ
うにｎ“型不純物拡散ｇＩ域１０゜１１上のゲート用絶
縁！１２、および眉間絶縁膜１２のパターニングを行な
ってコンタクトホール１３．１４を形成する。その後、
アルミニウム蒸着によってソース電極１５、ドレイン電
極１５ａを形成するとともにポリサイドゲート７上にア
ルミニウム電極１６を形成し、こうしてＮチャネルＭｏ
Ｓ型電界効果トランクスタが完成する。
るように、熱酸化膜９およＶｎ＋型不純物拡散領域１０
．１１を形成する１次に熱酸化膜９の全表面にわたって
眉間絶縁１ｉ１２を堆積し、第１図（５）に示されるよ
うにｎ“型不純物拡散ｇＩ域１０゜１１上のゲート用絶
縁！１２、および眉間絶縁膜１２のパターニングを行な
ってコンタクトホール１３．１４を形成する。その後、
アルミニウム蒸着によってソース電極１５、ドレイン電
極１５ａを形成するとともにポリサイドゲート７上にア
ルミニウム電極１６を形成し、こうしてＮチャネルＭｏ
Ｓ型電界効果トランクスタが完成する。
このようにＭＯ５型電界効果トランジスタのゲート電極
を、２００ ｎｍ以上の厚みを有する多結晶シリコン層
５と、Ｗ Ｓ ＋ ｚがら成るシリサイド層６とから成
るポリサイドゲート７によって構成したことによって、
第２図に示す実験結果を得ることができた。第２図は、
多結晶シリコン層５の厚み（μ論）と、ブレークダウン
する電界の強さくＭＶ／ｅ１ｍ ）との関係を示すグラ
フである。ここでライン！１は１０００℃の０２雰囲気
における絶縁膜破壊耐圧に対する多結晶シリコン層５の
膜厚依存性を示し、ライン！２は１０００℃のＮ２の雰
囲気におけるその膜厚依存性を示す、第２図から明らか
なように、絶ａ膜２は、多結晶シリコン層５の厚みが０
．２ ｕ＠（＝ ２００ ｎｍ）以上であれば約９゜０
Ｍ Ｖ ／ ｃ−での電界の強さに酎えることができ
、その破壊耐圧が一定となることがＪ！Ｉ！Ｍ′！−れ
る、また本発明者の実験によれば、ポリサイドゲート７
のＭＯ５界面特性は、従来からの多結晶シリコンゲート
とほぼ同等で良好であることが確認された。
を、２００ ｎｍ以上の厚みを有する多結晶シリコン層
５と、Ｗ Ｓ ＋ ｚがら成るシリサイド層６とから成
るポリサイドゲート７によって構成したことによって、
第２図に示す実験結果を得ることができた。第２図は、
多結晶シリコン層５の厚み（μ論）と、ブレークダウン
する電界の強さくＭＶ／ｅ１ｍ ）との関係を示すグラ
フである。ここでライン！１は１０００℃の０２雰囲気
における絶縁膜破壊耐圧に対する多結晶シリコン層５の
膜厚依存性を示し、ライン！２は１０００℃のＮ２の雰
囲気におけるその膜厚依存性を示す、第２図から明らか
なように、絶ａ膜２は、多結晶シリコン層５の厚みが０
．２ ｕ＠（＝ ２００ ｎｍ）以上であれば約９゜０
Ｍ Ｖ ／ ｃ−での電界の強さに酎えることができ
、その破壊耐圧が一定となることがＪ！Ｉ！Ｍ′！−れ
る、また本発明者の実験によれば、ポリサイドゲート７
のＭＯ５界面特性は、従来からの多結晶シリコンゲート
とほぼ同等で良好であることが確認された。
また本件ＭＯ８型電界効果トランジスタは多結晶シリコ
ンゲートを有する電界トランゾスタの特性と同等であり
、ＬＳＩに好適に用いられることが確認される。また従
来の多結晶シリコンゲートよりもそのシート抵抗が１／
２０程度低く、シたがってＬＳＩのゲート電極として極
めて有効である。
ンゲートを有する電界トランゾスタの特性と同等であり
、ＬＳＩに好適に用いられることが確認される。また従
来の多結晶シリコンゲートよりもそのシート抵抗が１／
２０程度低く、シたがってＬＳＩのゲート電極として極
めて有効である。
なお参考のために述べると、シリサイドＭ６だけでゲー
トを構成する場合が想定されるが、そのようなシリサイ
ドゲートでは、従来の多結晶シリコンゲートと比べ仕事
関数が違うために多結晶シリコンゲートとの互換性がな
く、しかも高温７ニールによりゲート用絶縁膜が劣化す
るなどの問題がある。
トを構成する場合が想定されるが、そのようなシリサイ
ドゲートでは、従来の多結晶シリコンゲートと比べ仕事
関数が違うために多結晶シリコンゲートとの互換性がな
く、しかも高温７ニールによりゲート用絶縁膜が劣化す
るなどの問題がある。
前記実施例では、シリサイド層６の材料としてタングス
テン（Ｗ）を用いたけれども、たとえばモリブデン（Ｍ
ｏ）、タンタル（Ｔ ａ）、チタン（Ｔｉ）など高融点
金属を用いるような構成であってもよい。
テン（Ｗ）を用いたけれども、たとえばモリブデン（Ｍ
ｏ）、タンタル（Ｔ ａ）、チタン（Ｔｉ）など高融点
金属を用いるような構成であってもよい。
本発明に従う半導体装置は、前述の実施例のようにＭ
ＯＳ電界効果トランジスタに限定されず、すべてのＭＯ
３素子に関連して実施されることができる。
ＯＳ電界効果トランジスタに限定されず、すべてのＭＯ
３素子に関連して実施されることができる。
効 果
以上のように本発明によれば、半導体基板上に絶縁膜を
形成し、その絶縁股上に２００ｎｍ以上の多結晶シリコ
ン層と、シリコンと金属とから成るシリサイド層とをこ
の順序で堆積してゲート層を形成するようにしたことに
よって、シート抵抗が小さくしかもＭＯ８′＃面特性が
良好なゲート電極を有する半導体装置を得ることができ
る。
形成し、その絶縁股上に２００ｎｍ以上の多結晶シリコ
ン層と、シリコンと金属とから成るシリサイド層とをこ
の順序で堆積してゲート層を形成するようにしたことに
よって、シート抵抗が小さくしかもＭＯ８′＃面特性が
良好なゲート電極を有する半導体装置を得ることができ
る。
第１図は本発明に従う半導体装置の製造工程を説明する
ための断面図、第２図は多結晶シリコン層５の厚み（μ
―）と、プレーフグランする電界の強さくＭ Ｖ ／
ｃｍ）との関係を示すグラフである。 １・・・半導体基板、２・・・ゲート用絶縁膜、５・・
・多結晶シリコン層、６・・・シリサイド層、７・・・
ポリサイドゲート 第１図 第１図 第２図
ための断面図、第２図は多結晶シリコン層５の厚み（μ
―）と、プレーフグランする電界の強さくＭ Ｖ ／
ｃｍ）との関係を示すグラフである。 １・・・半導体基板、２・・・ゲート用絶縁膜、５・・
・多結晶シリコン層、６・・・シリサイド層、７・・・
ポリサイドゲート 第１図 第１図 第２図
Claims (1)
- 半導体基板上に絶縁膜を形成し、その絶縁膜上に２００
ｎｍ以上の多結晶シリコン層と、シリコンと金属とから
成るシリサイド層とをこの順序で堆積してゲート層を形
成することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3781885A JPS61198680A (ja) | 1985-02-27 | 1985-02-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3781885A JPS61198680A (ja) | 1985-02-27 | 1985-02-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61198680A true JPS61198680A (ja) | 1986-09-03 |
Family
ID=12508100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3781885A Pending JPS61198680A (ja) | 1985-02-27 | 1985-02-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198680A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02238661A (ja) * | 1989-03-10 | 1990-09-20 | Fujitsu Ltd | 半導体装置 |
-
1985
- 1985-02-27 JP JP3781885A patent/JPS61198680A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02238661A (ja) * | 1989-03-10 | 1990-09-20 | Fujitsu Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1872407B1 (en) | Using metal/metal nitride bilayers as gate electrodes in self-aligned aggressively scaled cmos devices | |
| US7022559B2 (en) | MOSFET gate electrodes having performance tuned work functions and methods of making same | |
| US7863126B2 (en) | Fabrication of a CMOS structure with a high-k dielectric layer oxidizing an aluminum layer in PFET region | |
| US4336550A (en) | CMOS Device with silicided sources and drains and method | |
| US4812889A (en) | Semiconductor device FET with reduced energy level degeneration | |
| JPS61198680A (ja) | 半導体装置 | |
| JPS597231B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JP3061027B2 (ja) | 半導体装置の製造方法 | |
| CN110739308A (zh) | 一种碳化硅cmos晶体管及其结构制造方法 | |
| JPH06252345A (ja) | 半導体集積回路の製造方法 | |
| JPH0252463A (ja) | 半導体集積回路装置 | |
| JPS605068B2 (ja) | Ｍｏｓ形半導体装置 | |
| JPS605067B2 (ja) | Ｍｏｓ形半導体装置 | |
| CA1251579A (en) | Semiconductor device with polycrystalline silicon active region and method of fabrication thereof | |
| JPS63313818A (ja) | 半導体装置の製造方法 | |
| TW459351B (en) | CMOS semiconductor devices and method of formation | |
| JPS59161072A (ja) | 半導体装置 | |
| JPS61245552A (ja) | 半導体装置の製造方法 | |
| JPS61198679A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JPS6057974A (ja) | 半導体装置の製造方法 | |
| JPS62179157A (ja) | 半導体装置の製造方法 | |
| JPH02254729A (ja) | 半導体装置の製造方法 | |
| JPS6190470A (ja) | 化合物半導体装置の製造方法 | |
| JPH01155665A (ja) | 半導体集積回路 | |
| JPS6221275A (ja) | Ｍｉｓ型半導体素子の製造方法 |